被完全誤解的三運放儀表放大器

圖1所示的三運放儀表放大器看似為一種簡單的結構，因為它使用已經存在了幾十年的基本運算放大器(op amp)來獲得差動輸入信號。運算放大器的輸入失調電壓誤差不難理解。運算放大器開環增益的定義沒有改變。運算放大器共模抑制(CMR)的簡單方法自運算放大器時代之初就已經有了。那么，問題出在哪里呢？

圖1：三運放儀表放大器，其VCM為共模電壓，而VDIFF為相同儀表放大器的差動輸入。

單運算放大器和儀表放大器的共享CMR方程式如下：

本方程式中，G相當于系統增益，VCM為相對于接地電壓同樣施加于系統輸入端的變化電壓，而VOUT為相對于變化VCM值的系統輸出電壓變化。

在CMR方面，運算放大器的內部活動很簡單，其失調電壓變化是唯一的問題。就儀表放大器而言，有兩個影響器件CMR的因素。第一個也是最重要的因素是，涉及第三個放大器（圖1，A3）電阻比率的平衡問題。例如，如果R1等于R3，R2等于R4，則理想狀況下的三運放儀表放大器CMR為無窮大。然而，我們還是要回到現實世界中來，研究R1、R2、R3 和R4與儀表放大器CMR的關系。

具體而言，將R1：R2同R3：R4匹配至關重要。結合A3，這4個電阻從A1和A2的輸出減去并增益信號。電阻比之間的錯配會在A3輸出端形成誤差。方程式2在這些電阻關系方面會形成CMR誤差：

例如，如果R1、R2、R3和R4接近相同值，且R3：R4等于R1/R2的1.001，則該0.1%錯配會帶來儀表放大器CMR的降低，從理想水平降至66dB級別。

根據方程式1，儀表放大器CMR隨系統增益的增加而增加。這是一個非常好的特性。方程式1可能會激發儀表放大器設計人員確保有許多可用增益，但是這種方法存在一定的局限性。A1和A2開環增益誤差和噪聲。放大器的開環增益等于20log(ΔVOUT/ΔVOS)。隨著A1和A2增益的增加，放大器開環增益失調誤差也隨之增加。A1和A2的輸出振幅變化一般涵蓋電源軌。儀表放大器增益更高的情況下，運算放大器的開環增益誤差和噪聲占主導。通過RSS公式，這些誤差降低了更高增益下的儀表CMR。因此，您會看到儀表放大器的CMR性能值往往會在更高增益時達到最大值。

因此，從CMR角度來看，儀表放大器就像是一個在不同系統增益下器件各部分都誘發CMR誤差的系統。當您對器件的內部原理進行研究時，它便不再如此神秘。您把各個部分都分開來，就會一目了然。