開關電源EMI濾波器設計

如圖7所示，共模噪聲最大值為32 dBμV(1 ms)，在時域分析7 ms后出現負值。差模噪聲電平最大值為3．94 dBμV(1 ms)，時域分析3 ms后出現負值，說明在濾波器輸出端共模、差模噪聲得到了較好的衰減。
2．3 EMI濾波器源及負載阻抗特性對插入損耗的影響
2．3．1 純阻性阻抗對插損的影響
圖8(a)所示，源阻抗ZS為純阻性，在1 Hz～30 MHz頻段插損隨著ZS的增大逐漸增大，圖8(b)負載阻抗為純阻性，在低頻段插損隨著ZL增
大逐漸增大，但在高頻段負載變化幾乎對插損沒有影響。

2．3．2 感性阻抗對插損的影響
圖9(a)源阻抗為純感性(不考慮寄生參數)，隨著電感值的增加插損在f>1 kHz頻段逐漸增大，諧振點插損相應提高。但在f1 kHz，插損幾乎不隨電感取值的影響。圖9(b)源阻抗為感性(考慮寄生參數)，插損隨電感值的增大而增大，f>1 kHz插損與圖9(a)比較下降約30～50 dB，f1 kHz，低頻插損與圖9(a)比較略高3～5 dB。圖9(c)負載為純感性(不考慮寄生參數)，隨著電感數值逐步增大，插損幾乎沒有變化，但在1～10 kHz頻段插損隨著電感增大而逐步增大。當電感取值>100 mH后，出現諧振點，而且隨著電感值的增大，諧振點向工頻靠近，諧振點出現極大值。通過選取適當的電感來抑制更接近50／60 Hz的低頻干擾，前提是負載必須為純感性。圖9(d)中負載為感性(考慮寄生參數)，在低頻段插損隨著電感增大而逐步增大，但在高頻段插損幾乎沒有變化。