PCM串行數(shù)據(jù)流同步時鐘提取設(shè)計
加入技術(shù)交流群
(2)在同步時鐘相位出現(xiàn)很大偏差時，若PCM輸入信號在某全局時鐘上升沿過后很短時間到來，同時分頻計數(shù)器輸出同步時鐘上升沿隨后出現(xiàn)，接收系統(tǒng)將對該碼元進(jìn)行一次采樣，此時，若緊隨其后的全局時鐘上升沿檢測到該PCM信號上升沿且計數(shù)器count2值為21，就會誤校正輸出同步時鐘相位，出現(xiàn)如圖1所示情況，同步時鐘上升沿在本碼元內(nèi)出現(xiàn)兩次，一個PCM輸入高電平碼元被采樣兩次，產(chǎn)生接收錯誤。本文引用地址：http://www.104case.com/article/187615.htm
上述兩種情況中，出現(xiàn)第一種會造成采樣錯誤影響信號的后續(xù)處理，第二種情況則會造成采樣時鐘相位校正錯誤，導(dǎo)致信號采樣失敗。
針對這兩種情況，需要對基本方法進(jìn)行進(jìn)一步完善，設(shè)計中分別給出如下方法來解決：
(1)針對計時計數(shù)器溢出情況，在提取模塊中設(shè)置一個溢出位overflow，在count2溢出時置位為1，此時，全局時鐘檢測到下一個PCM輸入信號上升沿時忽略計數(shù)器計數(shù)值立即進(jìn)行相位校正，以推遲校正代替漏校正，達(dá)到改進(jìn)系統(tǒng)工作性能的目的。添加該處理過程后，系統(tǒng)對相應(yīng)情況校正結(jié)果如圖2所示。圖中count2計數(shù)器溢出后overflow置高電平，在遇到下一個PCM輸入信號上升沿時立即校正輸出時鐘相位，未考慮count2中計數(shù)值為8小于20的因素。
(2)針對采樣輸出時鐘的誤校正情況，在功能模塊中設(shè)置一個標(biāo)志位changed，當(dāng)某PCM高電平碼元內(nèi)已經(jīng)發(fā)生采樣時鐘的上升沿跳變changed位置1，這時，在該碼元未結(jié)束前不再進(jìn)行校正，changed標(biāo)志位置位后在計時計數(shù)器計數(shù)值大于20時清除。如圖3所示。
經(jīng)過上述的異常情況的處理程序，同步時鐘提取功能模塊將能夠正確地從輸入的PCM數(shù)據(jù)流中得到準(zhǔn)確的具有合適相位的采樣時鐘輸出供接收數(shù)據(jù)使用。
評論