基于CAN總線的A320模擬器硬件仿真方案研究
加入技術交流群
3 CAN節點通信接口硬件電路設計
由于駕駛艙各節點間的控制邏輯復雜，數據量大，通信頻繁，故對各節點主控芯片的存儲容量有較高的要求，且對CAN總線網絡中數據傳輸的穩定性也有較高要求。選取C80C51F040作主控芯片，因其擁有4 352 B RAM以及64 KB的FLASH，滿足程序應用需要。它內部集成CAN控制器，它兼容CAN技術規范2．0A和2．0B，主要由CAN內核、消息RAM(獨立于CIP51的RAM)、消息處理單元和控制寄存器組成。CAN內核由CAN協議控制器和負責報文收發的串行／并行轉換RX／TX移位寄存器組成。消息RAM用于存儲報文目標和每個目標的仲裁掩碼。這種CAN處理器有32個隨意配置為發送和接收的報文目標，并且每一個報文目標都有自己的識別掩碼，所有的數據傳輸和接收濾波都是由CAN控制器完成，而不是由CIP51完成。C8051F04O所具備的完善的CAN總線控制器和獨立的CAN信息緩沖區，可以解決MCU(Micro Control Unit)與CAN總線之間串／并轉換、不同節點間波特率誤差的校正、以及MCU與CAN總線通信的沖突競爭和同步等問題，為CAN總線網絡具有較高穩定性提供了可靠的保障。
CAN總線的收發器選用TI公司的SN65HVD230芯片，該芯片正常模式下的低電流設計使得芯片的發熱量小(典型數值為370μA)，而且其優化的驅動器設計使得信號質量得到進一步改善；為進一步提高系統抗干擾能力，在主控芯片C80C51F040和收發器SN65HVD230之聞加入光耦6N137進行電氣隔離，由于通信信號傳輸到導線的端點時會發生反射，反射信號會干擾正常信號的傳輸，因而總線兩端接有終端電阻以消除反射信號，有效隔離CAN總線上的干擾信號，提高了系統可靠性。如圖2所示。本文引用地址：http://www.104case.com/article/187558.htm
4 數據傳輸軟件設計
在CAN總線上發送的每一條報文都具有惟一的一個11位或29位數字ID，當發生沖突時，仲裁器就根據ID值的大小決定優先級最高的ID發送，其他的退出總線。CAN總線狀態取決于二進制數0而不是1，即信號是線“與”關系：當一個節點發送1，另一個節點發送0時，其他節點接收到的是信號0。所以ID值越小，該保報文擁有的優先權越高。
評論