基于GC5016的并行多通道接收機研究
加入技術交流群
2 模塊功能描述
2．1 數字下變頻(DDC)
GC5016是一種靈活的寬帶四信道數字上下變頻器，可設計用于高速、高帶寬的數字信號處理應用，例如3G蜂窩收發基站的發送和接收信道，也可用于通用目的的數字濾波。四個相同的處理信道可以獨立地配置為上變頻，下變頻或者兩上兩下的組合。本文將它們配置為四個下變頻通道，作為通用的數字濾波器使用。在四信道模式下輸入速率高達160 MSPS，無雜散動態范圍為115 dB，16個255階的FIR濾波器，64個并行輸入／輸出位，提供靈活的I／O選項。
在下變頻模式中，信道接收實數據或者復數據，在選定的載波頻率上解調，并進行抽取，自動增益放大，產生20位的輸出。信道的輸出信號經過格式化后，以實數或者復數的形式加到四個輸出端口，完成數字下變頻。
下變頻信道處理流程中，首先經過接收輸入格式器(Receive Input Formatter，RINF)將ADC采樣的數據格式轉化為復輸入格式。在混頻段，通過接收輸入信道選擇(Receiver Input Selection，RSEL)、數控振蕩器(Numericallv Controlled Oscillator，NCO)和復混頻邏輯，將中頻信號載波頻率混頻搬移至0 Hz，形成零中頻信號或稱基帶信號。混頻之后是5級的積分梳狀(Cascade Integrator Comb)抽取濾波器，提供1～256的整數倍抽取和復濾波。可編程的有限沖擊響應濾波器(Programmable Finite Impulse Response Filter，PFIR)提供CIC的矯正，頻譜銳化以及進一步的抽取，PFIR的抽取率是1～16倍。復功率計對信號增益進行監視，輸出下變頻之后的信號。
2．2 基帶處理
軟件無線電的基帶處理需要具有如下特征：強大的運算能力、完全的靈活性、模塊化、可增減性和開放的體系結構。FPGA以很高的集成度和靈活的可重新配置功能，非常適合軟件尢線電基帶處理領域。在FPGA中可以完成信號的載波估計和同步，符號時鐘估計和同步，信道均衡，信號的解調、解擴等等。通過上位機的控制和交互，完成部分乃至全部的基帶處理，并將數據通過PCI總線送入計算機，依靠廉價的PC以及其組成的計算機網絡完成部分基帶和上層數據的處理工作。
2．3 重配置電路
軟件無線電要求在一個通用的硬件平臺上實現各種通信功能，因此可重構性必然成為軟件無線電的根本特性。FPGA可以根據不同的配置信息構建不同的硬件電路，再配合微處理器或者其他可編程器件來模擬FPGA的配置時序，這就可以實現對FPGA重配置的控制。在此思想指導下，本文利用CPLD的通用I／O口產生配置時序，通過PCI總線傳送新的配置文件，在上位機的控制下，實現了對FPGA的重新配置。上／下變頻芯片GC5016的重配置與FPGA相同，被控芯片和上位機的相互配合即在一定程度上實現了系統的在線重構技術。PCI9054芯片用于FPGA，CPLD和PCI總線之間的橋接工作，已經相當成熟，在此不再贅述。
3 濾波器理論分析
GC5016芯片包含兩類濾波器，CIC(級聯積分梳狀)濾波器和PFIR(可編程有限沖擊響應)濾波器。CIC濾波器已被證明在高速抽取或插值系統中是非常有效的單元。在下變頻中CIC可以將中頻采樣的信號按需要降低到基帶。CIC濾波器是IIR和FIR濾波器的組合，它能用簡單的結構、較少的資源靈活地實現輸入、輸出數字信號的速率變換，往往在DDC中用作第一級處理。
FIR濾波器，即有限沖擊響應濾波器是指沖激響應函數h(n)為有限個值的數字濾波器。FIR濾波器具有許多獨特的優越性，除了可以做成具有嚴格的線性相位外，還可以滿足任意的幅度特性要求，也不存在不穩定問題，且設計相對成熟。
理論分析中采用了實信號形式進行分析，而實際的芯片處理通過模塊復制實現了復信號的處理。
3．1 CIC濾波器
CIC濾波器用來實現第一級的整數倍抽取，如圖3所示。該濾波器的沖激響應具有如下形式：本文引用地址：http://www.104case.com/article/186573.htm
評論