一種應用于D類音頻放大器的CMOS振蕩器的設計

摘要：文中介紹了一種應用于低D類音頻功放的CMOS振蕩器結構設計，用于對音頻信號的調制。振蕩器采用內部正反饋的遲滯比較器設計，大大降低了電源電壓和環境溫度時CMOS振蕩器振蕩頻率的影響。理論分析及仿真結果表明，此CMOS振蕩器具有較高的頻率穩定性。
關鍵詞：振蕩器；D類音頻放大器；遲滯比較器

振蕩器作為現代電子系統的重要組成部分，被廣泛應用于時鐘同步電路、無線通信收發器中的頻率綜合器、光通信中的時鐘恢復電路(CRC，clock recovery circuit)，以及多相位采樣電路中。振蕩器按實現電路元件分為RC振蕩器、LC振蕩器和石英晶體振蕩器。
設計集成芯片內部的振蕩電路的關鍵在于產生振蕩信號頻率的穩定性，它要求芯片不隨工藝、溫度、電源電壓的變化而變化。本文采用內部正反饋的遲滯比較器設計了一種高穩定性寬電壓范圍的振蕩器。該振蕩器可以廣泛使用在D類音頻放大器中。

1 電路設計與原理分析
1．1 振蕩器系統電路結構及原理
振蕩器采用恒流源充放電技術，即利用恒定電流源提供的灌電流和拉電流分別塒電容進行充電和放電。振蕩器的等效電路如圖1所示。

當振蕩器工作時，通過OPA的鉗位可以得到R4上端電壓等于R3上的端電壓，并由此產生一個恒定電流

這個電流通過電流鏡的結構鏡像出去，作為充放電的電流并產生兩個比較器的高低比較電平
UA=IR4(R5+R6) (2)
UB=IR4R5 (3)
通過電流鏡的寬長比的比值可以得到充放電的電流是相等的，即產生的三角波信號上升和下降的時間是相等的。此電流為

分析充放電的過程，假設使能開啟使OSC工作，運放和比較器很快進入工作狀態，比較的高低電平很快建立起來，輸入至比較器。此時，電容上沒有電荷，電壓為零，與A和B比較，兩個比較器分別輸出高電平和低電平。
通過鎖存器的工作使C為低電平，開啟MP7給電容充電。當USAW大于B電平時，比較器COMP2翻轉輸出高電平，由于鎖存器低電平觸發，所以C維持低電半繼續給電容充電，直到USAW的電平達到A點電平時，COMP1比較器輸出低電平，觸發C信號翻轉輸出高電平，電容開始放電，USAW的電平馬上低于A點電平，比較器COMP1恢復輸出高電平，如此循環往復的工作。所以USAW的輸出正常工作之后是介于電平A和P之間的。
根據前面的公式推導，可以推出其周期公式。這里可以分兩部分來分析