基于MAX16024的低功耗設備電源備份方案

在MAX16024的典型連接中，OUT端為SRAM供電；如果VCC高于復位門限(VTH)，或者VCC低于VTH但高于VRATT，穩壓器將由VCC 供電。如果VCCVRATT，穩壓器進人非穩壓狀態，此時穩壓器將由BATT端供電。OUT端由VCC供電時，可輸出最高100mA的電流。
(1)備份電源切換在斷電和電源失效的情況下，往往需要保存RAM內的數據內容。MAX16024的BATT帶有備份電源切換電路，當VCC跌落時將自動切換到備份電源供電。MAX16024帶有BATT ON輸出，進入電源備份模式時該引腳變為高電平。當滿足以下條件之一時，器件將切換到電源備份模式：1)VCC低于復位門限；2)VCC低于VRATT； 3)穩壓器進入非穩壓狀態(除1．2 V輸出電壓版本之外)。
(2)片選信號選通MAX16024提供內部CE信號的選通控制，可避免在電源失效或斷電時向CMOS RAM寫入錯誤數據。正常工作期間，CE選通使能并將CE瞬變直接傳送到輸出端。觸發復位輸出時，該選通通道被禁止，以避免破壞CMOSRAM內的數據， CEOUT通過內部電流源被拉高至OUT。CEIN至CEOUT之間的1．5 ns傳輸延遲使器件可以配合大多數微處理器和高速DSP工作。正常工作模式下(沒有復位)，CEIN通過低導通電阻的傳輸門連接到CEOUT。復位時，如果CEIN為高電平，則無論隨后如何變化，CEOUT在復位狀態下均保持高電平。復位時，如果CEIN為低電平，CEOUT將保持12μs的低電平，以完成讀／寫操作。12μs延遲后，CEOUT將變為高電平，無論CEIN隨后如何變化，復位期間輸出都將保持在高電平。當CEOUT與CEIN斷開時， CEOUT被上拉至OUT。片選電路的傳輸延時取決于驅動CEIN的源阻抗和CEOUT的容性負載。降低CEOUT的容性負載將最大限度地減小傳輸延時，同時應該采用低阻輸出的驅動器。
(3)手動復位輸入MAX16024中的為邏輯低電平時將觸發RESET。當MR為邏輯低電平時，RESET保持復位狀態。MR變高后，經過最小145 ms(tRP)的超時周期后RESET解除復位。MR在內部通過30 kΩ上拉電阻連接到VCC。MR可由TTL/COMS邏輯電平或開漏／集電極輸出驅動。在MR和GND之間可連接一個常開的瞬態開關，提供手動復位功能，無需外部去抖電路。如果由長電纜驅動或設備工作在嘈雜環境下，需要在MR和GND之間連接一個0．1μF的電容，以提供額外的噪聲抑制功能。
(4)電池連接指示器當進入電源備份模式時MAX160224的BATT ON輸出變高，用來指示電源切換狀態。
(5)電池保鮮在第一次連接VCC之前，MAX16024的電池保鮮功能可以確保備份電池不和內部電路及OUT連接，保證最終產品在第一次使用時，連接到 BATT的備份電池是全新的。內部保鮮鎖存功能可以保持閉鎖狀態，避免BATT在VCC第一次上電之前為OUT供電。當VCC隨后關閉時，BATT開始為 OUT供電。
(6)復住輸出在上電、斷電和低電壓狀態下MAX16024的P監控電路將觸發處理器復位，以避免代碼運行錯誤。當VCC低于復位門限時，觸發RESET，并在VCC上升超過復位門限后繼續保持至少145 ms(tRP)的低電平時間。MR為低電平時，也會觸發RESET。