新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 降低移動設計功耗的邏輯技術方法

降低移動設計功耗的邏輯技術方法

作者：時間：2010-04-21 來源：網絡

圖2：ICC-VIN輸入曲線 (Vcc=3.6V, VIN=2.5V)。

表1：不同VIH條件下的節(jié)能潛力。

表2：飛兆半導體的NC7SVL低ICCT門電路。

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關鍵詞：技術方法邏輯功耗移動設計降低

關閉