開關電源印制板EMC輔助設計的軟件方法

摘要：提出了一種基于電場分析的開關電源印制板EMC輔助設計的軟件設計思想，即以干擾源的干

擾分布圖做為指導，以耦合系數為參考及時調整布線設計。文章最后給出了試驗驗證。

關鍵詞：EMC布線干擾耦合

1引言

　　減小電子設備的EMI，印制板（PCB）的設計是個關鍵。一種好的布線方案可以在不修改電路拓撲和增加任何元件的情況下降低干擾水平。但目前PCB的設計在大多數情況下只是一種依賴于經驗的嘗試性設計過程，國外稱之為“trial＆error”設計方法，帶有很大的盲目性。PCB上主要的干擾耦合方式是傳導干擾和近場干擾（包括電場干擾和磁場干擾）。它們常常可以用雜散電阻、電容、電感來表示。PCB的設計目標之一就是設法降低這些雜散參數，減小印制電路之間不必要的干擾耦合。

　　許多文獻都列舉了一些減少印制電路間雜散參數的方法，但這些方法往往過于籠統，實際應用中很大程度上還是依賴于經驗。目前也有使用數值技術來提取PCB雜散參數建立仿真模型的輔助設計軟件包，雖然仿真結果能與測量結果吻合較好，但這類方法本質上是把trial＆error設計方法從硬件平臺移植到軟件平臺上，并不能指導如何布線以減小線路間的雜散參數。畢竟這些方法都是從集中電路的角度去分析干擾的，而EMI本質上是個場的問題，故仍有相當的局限性。

2基本原理

　　電場耦合是由位移電流干擾引起的，用Maxwell方程描述為：表示變化的電場將產生位移電流，其中位移電流密度（x,y,z,t）和電位移密度（x,y,z,t）都是空間和時間的函數。根據經驗，絕大多數開關電源產生的干擾都集中在200MHz以下，頻率在200MHz以上的干擾其幅值已經很小了。而大多數PCB的幾何尺寸都遠小于200MHz電磁波的波長，可作準靜態場近似。在此條件下，場量可寫成相互獨立的空間量和時間量的乘積。故式（1）可寫為：其中φ(x,y,z)是空間任意一點(x,y,z)電位φ(x,y,z,t)的空間分量，φ(t)是該點電位的時間分量。(x,y,z)是該點位移電流密度(x,y,z,t)的空間分量，是其時間分量。在準靜態場條件下，這些空間量和時間量之間是相互獨立的。要減小印制電路間的電場干擾，可以通過降低時間分量和空間分量（x,y,z）來實現。延長開關器件的導通/關斷時間可以減小，但這樣會增大開關損耗，降低效率。另一個方法是減小（x,y,z）,可以通過選擇合適的布線方案，把敏感電路放在較小的地方來實現。對開關電源來說，干擾源主要集中在與開關器件相連、電壓變化率dv/dt相對較大的幾根導線上〖2〗。選擇合適的布線方案，首先要計算出干擾源的干擾強度分布圖。根據分布的情況，把敏感電路放在較小的地方，可以減小其受干擾的程度，這是我們用“場”的方法來布線的基本思想〖3〗。

　　印制導線間的干擾耦合水平不完全由相互位置決定，與導線的大小、形狀也有關系。為了能夠綜合評價敏感導線與干擾導線之間的耦合程度，我們提出了

圖1耦合系數與電容的關系

一種新的評價參數－耦合系數（CouplingIndex），如式（4）所示。其基本思想是把敏感導線細分為N個網格，是第n個網格的位移電流密度的大小，ΔA(n)是第n個網格的面積。把所有網格的與ΔA(n)的乘積相加之和做為耦合系數評價敏感導線與干擾導線之間的耦合程度。與電容的計算相比，耦合系數的計算非常簡單，只占用很少的計算機資源，可以根據實時的耦合系數計算結果及時調整布線方案，改進設計。而不用等整塊PCB設計完成，再用軟件包提取雜散參數以建立仿真模型，輸入仿真軟件包，仿真結果不行再回頭修改設計。

　　表1列出了九種不同的布線設計，分別給出了相應的耦合系數和電容值計算結果。比較這些結果可以發現，印制導線的大小、形狀和相對位置都會影響它們之間的耦合系數和電容值。為了更清楚地反映兩者的關系，把耦合系數和電容值繪入同一張圖中并進行線性回歸分析，如圖1所示。其相關系數為0.98，表明耦合系數能夠很好地反映導線間的耦合程度。依據耦合系數進行布線是可行的。

表1不同布線設計時的耦合系數和電容值

3試驗驗證

　　圖2的試驗裝置用來進一步證實這個思想。印制導線經屏蔽電纜與信號發生器HP8110A相連，饋入10V、200kHz的脈沖干擾信號做為干擾源。敏感導線如表達式中No.5或No.7所示布置，經屏蔽電纜與頻譜分析儀HP8590L相連測量干擾信號。整個裝置放入屏蔽盒中。圖3是表1中No.5布線方案的設計尺寸和測量結果，圖4是表1中No.7布線方案的設計尺寸和測量結果。比較表1中No.5的耦合系數776.35和No.7的耦合系數1432.9就知道No.7中的敏感導線要比No.5中的敏感導線接收到更多的干擾，圖3(b)、4(b)的實驗結果證實了這一點。

4軟件框架

　　軟件設計的最初思想是想擺脫PCB的“trial＆error”傳統設計方法，希望軟件能在PCB設計過程中

圖2試驗布置圖