一種高精度低電源電壓帶隙基準源的設計

輸出不隨溫度、電源電壓變化的基準電壓源，在模擬和混合集成電路中應用廣泛，特別是在高精度的場合，基準電壓源是整個系統設計的前提。
由于帶隙基準電壓源具有較低的溫度系數和高電源電壓抑制比，以及能與標準CMOS工藝相兼容等優點，因而成為常用的基準電壓源實現方式。文獻設計了具有溫度補償的傳統帶隙基準電路，但其電源電壓和溫度系數過高，且輸出電壓約在1．25 V，難以滿足低壓的要求。文獻設計了低電源電壓帶隙基準電路，但輸出基準電壓過高。文獻提出了解決方法，設計了低壓帶隙基準源，電路結構復雜。
文在分析幾種基準源的基礎上，采用0．25 μmCMOS工藝設計了一種低電源電壓、低輸出電壓、高電源電壓抑制比、高精度的帶隙基準源，經Hspice仿真表明設計的電路具有良好的性能。

1 Baftda提出的低壓帶隙基準電路
統的帶隙基準電路的原理是將兩個具有相反溫度系數的電壓以適當的權重相加，基準電壓的典型值約為1．2 V。Banda提出了電流求和型帶隙基準電路，對產生的正負溫度系數的電流加權求和，然后讓這個電流流過電阻，產生和溫度無關的基準電壓，如圖1所示。M1和M2，M3管的尺寸相同，R1和R2的值相等，輸出的基準電壓近似為

只要調整R2和R3的比值，就可以控制帶隙基準電壓的數值，得到低于傳統帶隙基準電壓的值。
帶隙基準電路的電源電壓的最小值受到兩個限制
(1)輸出基準電壓的大小限制了電源電壓

其中，VSDati為工作在飽和區的CMOS管的源漏極電壓
(2)運放的輸入電壓也會限制電源電壓
如果運算放大器采用PMOS差分輸入，最小電源電壓

在這兩個因素的限制下，帶隙基準電路的電源電壓一般在2 V以上。本文從兩個方面入手，設計了低電源電壓、低輸出電壓、高精度帶隙基準電路。

2 電流求和型帶隙基準電路
圖1所示的電路解決了低基準電壓源的產生問題，但對電源電壓的要求仍較高。文中作了以下改進：(1)為了減少輸出基準電壓對電源電壓的敏感度，引入了共源共柵結構，其偏置電流由與電源無關的偏置電路提供。(2)文獻中沒有給出具體的放大器，因此補充設計了運算放大器。(3)為了保證PNP管正常工作，圖1中運放輸入端Va、Vb點的電壓大約在700 mV，這限制了電源電壓的進一步降低。本文將電阻R1和R2分別分成兩個電阻R11、R12和R21、R22的串聯，通過電阻分壓使運放的輸入端Va2、Vb2的電平在250 mV左右，如圖2所示。由運算放大器和MOS管組成的反饋系統可迫使Va2=Vb2，設計電阻R11=R21，R12=R22，可以保證Va1和Vb1也相等。

M21，M22和M23管的尺寸相等，使3個支路的電流大小相等。

其中，R2=R21+R22。
通過電流鏡將I21和I22之和鏡像到輸出端，可以推導出帶隙基準電壓

可見，可以通過調節電阻R0、R2的大小使輸出電壓的溫度系數為0，調節電阻R3、R2的大小可得到低于1．2 V的帶隙基準電壓。