一種大動態范圍的實時數控AGC電路的設計
加入技術交流群
2 實時AGC電路的關鍵技術
實現實時AGC電路的關鍵在于抗混疊濾波器的設計、邏輯規則產生模塊的設計和數字增益補償模塊的設計。
設計中，AGC的實時性體現在兩個方面，首先是對輸入信號的實時放大／衰減，設計可采用前饋式電路結構，并將信號分為兩路進行處理，通常需要在放大-抗混疊濾波電路的延遲時間段內完成對信號的檔位信息判斷及控制自動增益放大／衰減芯片增益的改變，從而實現對輸入信號的實時放大／衰減；其次是利用數字電路對數據后處理的能力來實時完成數字增益補償。
對于前者，其關鍵在于抗混疊濾波器的設計。抗混疊濾波器的作用有二，其一是濾除帶外信號，防止頻譜混疊；其二是產生一定時間的延遲。一般將抗混疊濾波器設計成低通或者帶通濾波器，并采用模擬器件電感和電容搭建而成，這樣就會產生固定時間的延遲。要實現對輸入信號的實時放大／衰減，就要精心設計并利用這個延遲時間，在延遲時間內同步地完成一系列檢測、控制及計算工作，包括用信號幅度提取電路得到輸入信號的包絡電平功率，用邏輯規則產生模塊并通過包絡電平功率的量化值判斷出檔位信息，再根據檔位信息生成各個檔位的電壓增益值，同時配置數控增益放大／衰減器對信號進行放大／衰減。
而對于后者，其關鍵在于數字增益補償模塊的設計。當邏輯規則產生模塊生成檔位信息后，可根據檔位信息計算出每一個檔位的補償值，然后將其送入數字增益補償模塊。數字增益補償模塊利用該補償值對ADC轉換后的結果進行補償，從而得到輸入信號的幅度值。流水線型ADC器件轉換操作存在的固定延遲時間一般為采樣周期的固定倍數，所以，在數字增益補償時，不能出現對信號的誤補償，以防止補償后的信號發生畸變，因而要求時間同步。在數字邏輯中，時間同步或延遲的控制較容易實現，可用D觸發器或者計數器來實現延遲，這樣延遲時間也容易控制。
要得到輸入信號的準確幅度值，在數字增益補償模塊中僅采用移位是不行的，還需要在移位的基礎上進行校準，其原因有兩條，第一：由于在前端電路中模擬器件固有缺陷的存在導致了中頻信號在經過調理電路后存在一定的電平誤差，因此，在數字增益補償時，需要校準這個誤差；第二：對數字信號左移／右移一位，相應的功率電平將放大／衰減6 dB。所以，移位只能實現6 dB整數倍增益的補償，而不能實現其它增益值的補償。此外，在加入自動增益放大／衰減后，系統動態范圍將增加，故需要考慮信號表征的問題，通過對ADC轉換后的數據進行位擴展能有效地解決這個問題。
在整個實時AGC電路中，邏輯規則產生模塊將起到紐帶作用，它是電路的控制核心，因此，采用數字電路實現可對其他電路進行控制。根據包絡幅度量化值，該模塊可產生檔位信息并計算出每一檔位的放大／衰減增益值和補償值，同時配置數控增益放大／衰減器以調節增益，同時提供補償值至數字增益補償模塊。AGC電路對信號進行放大／衰減實質上是對信號的動態范圍進行某種“映射”。根據輸入信號的大小可將其劃分為不同的檔位，自動增益控制的作用是將不同檔位的信號加以放大／衰減，并將各檔輸入信號范圍均“映射”到ADC器件最佳工作范圍內，其映射關系如圖2所示。在對信號進行分檔時，要考慮“映射”后的信號范圍應匹配ADC器件信號的輸入范圍，所以，分檔不宜選擇過少，并且，同一檔位信號大小也不能相差太大，以防止“映射”后的信號落在ADC最佳工作范圍之外。本文引用地址：http://www.104case.com/article/179307.htm
圖2中，DRh，DR1，DR2，DR3，DR4，DR5和DR1是分別對應不同輸入信號的功率電平值，Dh和D1對應ADC器件最佳工作范圍的最大和最小功率電平值。
DIY機械鍵盤相關社區:機械鍵盤DIY
評論