應用于負電源的電平位移電路及器件設計

通過以上分析，發(fā)現(xiàn)提高nLDMOS的開態(tài)擊穿電壓最有效的方法是縮短柵極場板和提高體區(qū)注入劑量。這二種方法的實質(zhì)提高導通阻抗或降低電流能力。但是對于普通應用的nLDMOS，電流能力本身就比pLDMOS有優(yōu)勢。當應用到負電源電平位移電路中時，厚柵氧高柵源電壓使得nLDMOS的電流能力更加突出，但是同時也導致了開態(tài)耐壓的降低。所以提高nLDMOS開態(tài)擊穿電壓就必須降低其電流能力。如圖6所示，在nLD-MOS正常工作時，源端的電壓為-100V，此時飽和電流相差0．05mA／μm。

在縮短柵極場板到1μm，提高體區(qū)注入劑量到5e14 cm-2的情況下，在得到nLDMOS的閾值電壓為24V，關態(tài)擊穿電壓215V，開態(tài)擊穿電壓140V，能夠滿足-100V電壓的應用要求。

3 結(jié)束語
本文設計一種應用于8～-100V電源的電平位移電路。通過在常規(guī)正電源電平位移電路的基礎上改變低壓控制方式來實現(xiàn)從0～8V低壓邏輯輸入到8～-100V高壓驅(qū)動輸出的轉(zhuǎn)換。基于此電路結(jié)構設計了滿足電路應用需求的高壓器件。并對高壓LDMOS進行了優(yōu)化設計，尤其是高壓nLDMOS的開態(tài)耐壓。得到高壓nLDMOS的關態(tài)擊穿電壓215V，開態(tài)擊穿電壓140V，閾值電壓24V；高壓pLDMOS的關態(tài)擊穿電壓200V，開態(tài)擊穿電壓160V，閾值電壓-1V。