檢測LDMOS漏端電壓判斷是否過流方案

摘要：本文介紹采用直接檢測LDMOS 漏端電壓來判斷其是否過流的設計方案，給出了電路結構。通過電路分析，并利用BCD 高壓工藝，在cadence 環境下進行電路仿真驗證。結果證明：該方法能夠快速、實時地實現過流保護功能，相比其它方法，在功耗、效率、工藝兼容性、成本等方面均有很大提高，可以直接應用于電源控制芯片中的安全保護設計。

　　1 引言

　　由于電源適配器芯片中內嵌集成或需要外部連接功率LDMOS 管，應用中的LDMOS 管又需要直接和高壓相聯接并通過大電流(目前的LDMOS 管已經能耐受數百乃至近千伏的高壓)。因此，如何保障芯片和LDMOS 管的安全工作是芯片設計的重點之一。

　　利用片上二極管正向壓降的負溫度特性來監測芯片的熱狀態，進而控制功率LDMOS 管的開關是一種可行的安全設計方法。但是由于硅片存在熱惰性，故不能做到即時控制。該方法更適宜作安全設計的第二道防線。

　　從芯片設計看，要確保適配器芯片使用的安全性，比較好的方法應該是直接監測流經LDMOS 管的大電流或LDMOS 管的漏極電壓，以實時監控芯片的工作狀態。一般采取兩種方案：(一)在功率MOS 管源端對地串聯一個小電阻用于檢測源極電流，如圖1(a)所示;(二)是通過檢測電路監控LDMOS 的漏端電壓，如圖1(b)所示。前一種方案至少有以下缺點：(1)由于工藝存在離散性，電阻值很難做到精確(誤差在20%左右);(2)源極串入電阻后，使原本導通電阻很大的LDMOS 管的管壓降進一步增大，功率處理能力變弱;(3)電阻上流過大電流，消耗了不必要的能量，降低了開關電源的轉換效率。

　　圖1(a)串聯電阻檢測電流圖1(b)直接檢測漏端電壓

　　而采用后一種方案，因為利用了集成電路的特點(電壓采樣電路的電阻比精度很容易做到1%)，電路處理并不太復雜。重要的是LDMOS 管沒有源極串聯電阻，可減少能量損耗，不影響LDMOS 管的功率處理能力，提高了電源轉換效率。

　　直接檢測漏端電壓判斷LDMOS 是否過流的設計思想是在LDMOS 管導通時，通過采樣電路檢測LDMOS 漏端電壓，經比較，過流比較器輸出一個低電平過流信號以關閉LDMOS 管;而在LDMOS 管截止期間，采樣電路不工作，同時為了提高可靠性將比較器窗口電平適度拉高。

　　圖2 是實現上述功能的電路框架圖，由過流比較模塊、控制邏輯等組成。

　　圖2 過流保護電路框架

　　2 電路設計

　　2.1 過流比較模塊

　　過流比較模塊主要由前沿消隱Leadedge、采樣電路Sample、比較電壓產生器ToCompare 和過流比較器Comparator 等組成，如圖3 所示。

　　前沿消隱電路由于存在片上寄生或外接電容和電感的影響，在LDMOS 管開啟的瞬間，會在LDMOS 管漏極輸出端出現尖峰電壓，可能造成過流誤判。必須增設前沿消隱電路，即對LDMOS 管柵控電壓產生一個時間延遲，使在LDMOS 管開啟的瞬間將過流比較器閉鎖，等到尖峰通過后，再對LDMOS 管漏極信號進行采樣測量和過流判斷，從而消除漏電壓尖峰的影響。如圖3 所示，我們在其中加入一個偏置在固定電壓V(BIASN)的NMOS 管，它相當于一個固定電流源，以限制電容放電的時間。

　　圖3 過流比較模塊電路圖

　　合理設計相關的器件參數可以控制延遲時間的大小。

　　采樣電路用開關控制電路實現對LDMOS 漏端的周期性電壓采樣，其中分壓電路可采用大阻值有比電路結構。根據集成電路的特點，電阻比值的誤差很容易被控制在1%范圍之內。

　　當LDMOS 的柵電壓V (GATE) 為高，即LDMOS 管導通時，使圖3 中的采樣開關管M10(具有較高耐壓和較低導通電阻特性)也導通，同時開始采集LDMOS 管的飽和漏極電壓;而當LDMOS 管的柵電壓V(GATE)為低，即LDMOS 管關閉時(非過流現象)，采樣電路則不工作。