電荷泵鎖相環的數字鎖定檢測電路應用分析

3.2 數字鎖定檢測電路設計和實驗測試

在數字鎖定檢測電路設計中，必須嚴格確保鎖定時的相位誤差Δt 小于鎖定檢測窗口TLock_Window，
否則數字鎖定指示信號就將出現誤判現象。根據前面分析得知，在CDCE72010 鎖相環電路中，外部
VCXO 的輸入阻抗是數字鎖定電路設計的一個關鍵參數，根據式（2），可以得到壓控振蕩器輸入阻抗的指標要求：

假設在應用中CDCE72010 中鑒相頻率為1MHz，電荷泵電流為1，預設的鎖定檢測窗口為5.8ns，本
地VCXO 的壓控電壓為1.65V，則可以得到VCXO 的輸入阻抗要求：

在鎖相環電路設計中，鑒相頻率和電荷泵電流與環路直流增益成正比，跟鎖相環的環路帶寬和相位裕量密切相關，為了得到較小的環路帶寬，通常需要降低鑒相頻率或電荷泵電流。進一步分析式（2），相位誤差跟鑒相頻率和電荷泵電流成反比，因此在低環路帶寬電路的設計中，必須特別注意壓控振蕩器的輸入阻抗（或漏電流指標）和鎖定檢測窗口的設計，嚴格滿足式（3）的設計要求。

可以通過實驗來檢查式（3）的正確性。在CDCE72010 的評估板上，改變VCXO 壓控端的等效輸入阻抗，通過觀察CDCE72010 鎖定指示輸出管腳或鎖定指示寄存器的鎖定狀態，分析該鎖定檢測電路是否可靠地工作，具體實驗設置如下：

參考時鐘為25MHz，VCXO 頻率為125MHz，鑒相頻率為1MHz，PFD 的檢測窗口為5.8ns，控制電
壓為1.65V，實驗結果如表1 所示，其中R i _ min為計算出的VCXO 輸入阻抗的最小值，√表示鎖相環指示鎖定，×表示鎖相環數字鎖定指示為失鎖狀態。其中，在實驗過程中，由示波器監控CDCE72010 的參考時鐘和本振時鐘一直處于鎖定狀態。

表1 不同VCXO 輸入阻抗值對CDCE72010 數字鎖定指示的影響

從表1 中可以看出VCXO 的輸入阻抗對鎖相環的數字鎖定有很大的影響，例如當電荷泵電流為1.2mA 時，根據式（3）可以得到VCXO 的最小輸入阻抗為237Kohms，那么對于低于這個值的輸入阻抗，數字鎖相指示無法正確指示鎖定，實驗測試的結果與理論分析是吻合的。

4 總結

本文在電荷泵鎖相環數字鎖定檢測工作原理的基礎上，分析了影響鎖定時相位誤差的環路參數和外圍元器件的關鍵參數，包括電荷泵電流、鑒相頻率和漏電流等。同時根據對整個環路漏電流路徑的分析，重點分析了外部壓控振蕩器的等效輸入阻抗對鎖相環鎖定指示準確性的影響。

以CDCE72010 數字鎖定設計為例，為了提高數字鎖定檢測電路鎖定狀態指示的準確性，在低環路帶寬的鎖相環電路設計中，必須選擇恰當的外部壓控振蕩器的輸入阻抗參數指標。