大功率VDMOS(200 V)的設計研究

2 制造結果
在基于設計和封裝控制的基礎上，進行了樣品的試制。采用的是TO-257的扁平封裝。管芯試制樣品后，對相關參數進行了測試，測試結果見表3所示。因為導通電阻是在封裝之后測試，在封裝后會引入一定的封裝電阻，所以導通電阻比仿真時略有增大。隨后對管芯進行了封裝，試驗產品出來后，發現有近一半產品的閾值電壓有所縮小，有的甚至降到1V以下。出現這一問題，及時查找原因，發現燒結時間過長可能是閾值電壓縮小的主要原因。由于本產品外形的特殊性，燒結時，每一船放的產品只數不能過多。而量少了，原來的燒結時間就顯得過長。燒結時使用的是氫氣保護，燒結時間長了，使氫離子在柵極上堆積，致使閾值電壓下降。于是嘗試著將燒結時間縮短，可是燒出來又出現了新的問題：很多產品的燒結焊料熔化不均勻，使芯片與底座燒結不牢，用探針一戳，就掉下來了。為了解決這一矛盾，反復試驗將燒結時間用秒數來增減。最終達到在焊料完全均勻熔化的前提下，又使閾值電壓不至于縮小。

3 結語
200V VDMOS器件的設計主要受到擊穿電壓和導通電阻兩個參數的相互影響和相互制約，在設計中應優化兩個參數的范圈。在滿足其中一個的條件下使另一個達到最優的選擇，采用仿真設計可大大減少設計成本。