一種基于DDS的寬帶頻率合成的設計

摘要：針對高性能DDS芯片AD9858設計寬帶頻率合成器，分析DDS的工作原理，給出寬帶頻率合成器的原理框圖和實現過程，并對軟件控制流程進行了詳細說明，結合理論時系統的相位噪聲和雜散性能做了簡要分析和計算，最后獲得測試結果驗證了基于AD9858寬帶頻率合成器有較好的相位噪聲和雜散，達到了預期的目標。
關鍵詞：直接數字頻率合成；AD9858；YTO；鑒相

目前頻率合成主要有3種方法：直接模擬合成法、鎖相環合成法和直接數字合成法。直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波，從單一或幾個參數頻率中產生多個所需的頻率。該方法頻率轉換時間快(小于100 ns)，但雜散譜太多，難以抑制。鎖相環合成法通過鎖相環完成頻率的加、減、乘、除運算。該方法結構簡化、便于集成．且頻譜純度高，目前使用比較廣泛，但存在高分辨率和快轉換速度之間的矛盾，一般只能用于大步進頻率合成技術中。直接數字合成(DDS)是近年來迅速發展起來的一種新的頻率合成方法。它的優點主要是輸出頻率相對帶寬較寬，頻率轉換時間短，頻率分辨率極高，相位變化連續，輸出波形的靈活性，并且DDS中幾乎所有部件都屬于數字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當靈活，因此性價比極高。DDS也有局限性，主要表現在：輸出頻帶范圍有限，輸出雜散大。

1 DDS工作原理
DDS的基本原理是利用采樣定理，通過查表法產生波形。DDS的結構有很多種，其基本的電路原理可用圖1來表示。

相位累加器由N位加法器與N位累加寄存器級聯構成。每來一個時鐘脈沖fs，加法器將頻率控制字k與累加寄存器輸出的累加相位數據相加，把相加后的結果送至累加寄存器的數據輸入端。累加寄存器將加法器在上一個時鐘脈沖作用后所產生的新相位數據反饋到加法器的輸入端，以使加法器在下一個時鐘脈沖的作用下繼續與頻率控制字相加。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數據就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。
目前DDS芯片有很多，但考慮到雜散的抑制以及頻率的精度，所以選用的是AD9858芯片。AD9858的工作頻率最高可達1 GHz，由于該芯片在時鐘輸入端提供有二分頻器，因而其外部時鐘最高可達2 GHz。AD9858內部集成有10位數模轉換器，其頻率分辨率(即頻率累加器位數)為32位，可輸出高達450 MHz的信號。而其內部集成的可編程快鎖充電泵(CP)和150 MHz的鑒相器(PFD)使其非常適合于高速DDS和鎖相環結合應用的場合；同時，它還提供有模擬混頻器，可適用DDS、PLL和混頻器相結合的應用場合。此外，AD9858的雜散抑制性能和諧波抑制性能也非常突出。

2 電路設計
本方案主要有振蕩器、分頻模塊、AD9858、低通濾波器、環路濾波器、YTO驅動電路組成。利用DDS替代小數分頻實現頻率的微步進。
2．1 硬件原理
工作原理框圖如圖2所示。

YTO振蕩器輸出作為鎖相環路的反饋信號，由于AD9858的時鐘最高可達2 GHz，所以反饋信號須經過四分頻器后才能作為AD9858的參考時鐘fsysclk，參考時鐘fsysclk首先經過內置的2分頻作為DDS的采用時鐘。CPU根據YTO理論振蕩頻率計算出頻率控制字，然后送給AD9858頻率控制字寄存器，AD9858的輸出的頻率f0經過150 MHz低通濾波器后和頻率參考fr進行鑒相，這里鑒相器用的是AD9858內部集成的鑒相器，鑒相器輸出的是電流信息，它是由內部集成的可編程快鎖充電泵(CP)來提供的，這個電流不能直接來驅動YTO，所以經過二階的無源環路濾波器轉換成誤差電壓，經YTO驅動電路后來控制YTO調頻線圈，來鎖定YTO的頻率。
2．2 AD9858的控制及軟件流程
AD9858有2種工作模式：點頻模式和掃描模式。點頻模式，只要將控制寄存器(CFR)和頻率控制字(FTW)配置完畢，就可打開該功能。其中控制寄存器(CFR)是一個32位的寄存控器，有4個字節，分別對應的地址為0x00，0x01，0x02和0x03。本方案采用AD9858內置150 MHz鑒相器，初始化時配置鑒相器位和極性位，關閉模擬混頻器。
頻率調節字的計算公式：
頻率控制字(FTW)=fox232／fsysclk (f0：輸出頻率fsysclk：參考時鐘)