時域時鐘抖動分析（一）

時鐘輸入抖動

時鐘鏈（振蕩器、時鐘緩沖器或 PLL）中器件的輸出抖動一般規定在某個頻率范圍內，該頻率通常偏離于基本時鐘頻率 10 kHz 到 20 MHz（單位也可以是微微秒或者繪制成相位噪聲圖），可以將其整合到一起獲取抖動信息。但是，低端的 10kHz 和高端的 20MHz 有時并非正確的使用邊界，因為它們調試依賴于其他系統參數，我們將在后面進行詳細介紹。圖 6 描述了設置正確整合限制的重要性，圖中的相位噪聲圖以其每十倍頻抖動內容覆蓋。我們可以看到，如果將下限設定為 100-Hz 或 10kHz 偏移，則產生的抖動便極為不同。同樣地，例如，設置上整合限制為 10 或 20MHz，可得到相比 100MHz 設置極為不同的結果。

圖 5 產生的 ADC SNR 受熱噪聲和時鐘抖動的限制

為了進一步描述該點，我們利用兩個不同的FFT尺寸—131,072 和 1,048,576 點，使用 ADS54RF63 進行實驗。采樣速率設定為 122.88MSPS，而圖 8 則顯示了時鐘相位噪聲。我們將一個 6-MHz、寬帶通濾波器添加到時鐘輸入，以限制影響抖動的寬帶噪聲數量。選擇 1-GHz 輸入信號的目的是確保 SNR 減弱僅由于時鐘抖動。圖 8 表明兩個 FFT 尺寸的 1/2 容器尺寸到 40MHz 相位噪聲整合抖動結果都極為不同，而“表 1”的 SNR 測量情況也反映這種現象。

圖 7 近區相位噪聲決定主容器附近 FFT 容器的振幅

設置正確的整合上限

圖 6 所示相位噪聲圖抖動貢獻量為 ~360 fs，其頻率偏移為 10 到 100MHz 之間。這比 100Hz 到 10MHz 之間偏移的所有 ~194 fs 抖動貢獻值要大得多。因此，所選整合上限可極大地影響計算得到的時鐘抖動，以及預計SNR匹配實際測量的好壞程度。

要確定正確的限制，您必須記住采樣過程中非常重要的事情是：來自其他尼奎斯特區域的時鐘信號偽帶內噪聲和雜散，正如其出現在輸入信號時表現的那樣。因此，如果時鐘輸入的相位噪聲不受頻帶限制，同時沒有高頻規律性衰減，則整合上限由變壓器（如果使用的話）帶寬和 ADC 自身的時鐘輸入設定。一些情況下，時鐘輸入帶寬可以非常大；例如，ADS54RF63 具有 ~2 GHz 的時鐘輸入帶寬，旨在允許高時鐘轉換速率的高階諧波。

若想要驗證時鐘相位噪聲是否需要整合至時鐘輸入帶寬，則需建立另一個實驗。ADS54RF63 再次工作在 122.88 MSPS，其輸入信號為 1GHz，以確保 SNR 抖動得到控制。我們利用一個 RF 放大器，生成 50MHz 到 1GHz 的寬帶白噪聲，并將其添加至采樣時鐘，如圖 9 所示。之后，我們使用幾個不同低通濾波器 (LPF) 來限制添加至時鐘信號的噪聲量。

ADS54RF63 的時鐘輸入帶寬為 ~2 GHz，但由于 RF 放大器和變壓器都具有 ~1 GHz 的 3-dB帶寬，因此有效 3-dB 時鐘輸入帶寬被降低至 ~500 MHz。“表 2”所示測得 SNR 結果證實，就本裝置而言，實際時鐘輸入帶寬約為 500MHz。圖 10 所示 FFT 對比圖進一步證實了 RF 放大器的寬帶噪聲限制了噪聲層，并降低了 SNR。