三相交錯式雙向DC／DC儲能變流器的研究
加入技術交流群
3 三相交錯PWM驅動波形的產生方式
該變流器數字控制系統采用DSP作為主控器，通過配置DSP內部事件管理器(EV)的各寄存器，可產生6路互不干擾的PWM驅動波形。雙向
DC／DC變流器可工作在獨立PWM和互補PWM兩種模式下，在此選擇獨立PWM工作方式。即當系統工作在Buck模式時，僅上橋臂功率管工作，所有下橋臂功率管可靠關斷；當系統工作在Boost模式時，僅下橋臂功率管工作，所有上橋臂功率管可靠關斷。由于EV基于同一個時鐘信號產生PWM驅動波，各PWM波同相位，需要經過移相才能應用于三相交錯變流器系統。在此采用FPGA內部FIFO存儲器實現PWM波形移相功能。
在QuartusⅡ中，FIFO模型可用MegaWizard創建，也可用HDL代碼創建，兩種創建方式實際都是對存儲器進行參數配置的過程，在此選用
VHDL語言創建該模型。該系統設定功率管開關頻率為5 kHz，因此DSP應產生周期為200 ms的PWM驅動波形，對其進行60°和120°移相，實際就是進行200／3 ms和400／3 ms的延時。選用頻率為33 MHz的FPGA，FIFO數據讀入讀出的頻率直接使用系統頻率，若要產生200／3 ms的延時，FIFO壓棧深度應該為2 200，若要產生400／3 ms的延時，FIFO壓棧深度應該為4 400，因此配置FIFO最大壓棧深度為8 192，對應地址寬度為13。系統Boost，Buck驅動波形相互獨立，FIFO位寬設置為2，分別實現Buck與Boost驅動波形的移相。
配置兩個FIFO模型FIFO1與FIFO2，分別設置兩個計數變量，使得FIFO1讀使能滯后寫使能2 200個系統時鐘周期，則產生60°波形移相；使得FIFO2讀使能滯后寫使能4 400個系統時鐘周期，則產生120°波形移相。最后需要對FIFO模型進行端口映射，其輸入映射到DSP的PWM輸出端，輸出映射到PEBB模塊驅動輸入端，復位信號端映射到DSP輸出移相使能端。當輸出使能端有效時，FPGA對三相驅動波形進行相應移相，系統工作在三相交錯模式；當輸出使能無效時，FPGA直接輸出一相原始波形，系統工作在單相模式，如此可以輕松實現兩種模式的切換。
4 實驗結果及分析
根據上述模型搭建實驗平臺，PEBB選用IGBT模塊。直流輸入由三相調壓器通過三相整流橋整流得到，Boost模式下模擬蓄電池放電；負載為50 Ω大功率電阻，Buck模式下模擬蓄電池充電。
圖3示出系統Buck模式下三相PWM波形移相QuartusⅡ仿真結果與實測結果。分析波形可知，三相驅動波互差60°，誤差在30 ns以內，完全符合設計要求。本文引用地址：http://www.104case.com/article/177581.htm
評論