基于FPGA和DDS的數控信號源的設計與實現
加入技術交流群
2．3 地址信號發生器的設計
考慮到ROM的結構和每周期采樣點數相同的需要，設計的地址信號發生器需要在提供ROM尋址的同時完成波形選擇的功能。當波形選擇鍵“wave”按下時，完成波形種類選擇功能。波形種類轉換采樣狀態機來完成，其狀態圖如圖5所示。圖中共有4種狀態S00，S0，S1，S2。當復位信號有效時為S00狀態，此時輸出正弦波，否則每當按下“wave”鍵就從當前狀態轉換到下一狀態。狀態S0輸出正弦波，狀態S1輸出方波，狀態S2輸出三角波。當“wave”鍵沒有按下，且相位累加器溢出時，地址信號發生器就是一個N進制的計數器，使ROM表順序地讀出當前波形數據。本文引用地址：http://www.104case.com/article/177446.htm
2．4 外圍電路的實現
外圍電路包括幅度控制、顯示以及輸入模塊等部分。
幅度控制通過調節比例放大電路來實現。顯示模塊由LED數碼管和指示燈組成，其中8位數碼顯示頻率，指示燈顯示波形種類。用動態掃描方式依次點亮8位數碼管。
輸入模塊用于輸出波形選擇和波形頻率設置，均由4×4鍵盤完成。波形選擇只用一個按鍵完成，按下后循環選擇“正弦波→方波→三角波→正弦波”，同時輸出相應波形種類指示燈信號。
根據系統中DDS結構，輸出波形的頻率為
式(1)中，fclk為系統時鐘頻率；Fword為頻率控制字；Mode為相位累計器的模，N為每種波形數據的字長。由于fclk，Mode，N均為定值，所以輸出頻率與相位控制是比例關系，可用一個乘法器來實現。文中取fclk=50 MHz，Mode=5×107，N=32，則f0=Fword／32，輸出波形頻率精度為0．03 Hz。根據采樣定理，輸出頻率f0最高為fclk的1／2，但是實際上f0低于fclk的40％時，輸出波形的穩定性才比較好。
鍵盤電路如圖6所示，由鍵盤、鍵盤控制和按鍵處理3部分組成。鍵盤控制完成鍵掃、按鍵去抖和按鍵標志產生功能。按鍵處理部分對數字鍵和功能鍵的處理。頻率設置時，輸入的數字作為波形的輸出頻率，并轉換成對應的頻率控制字送入DDS模塊。設置頻率的同時，輸入的設置值送入顯示模塊顯示。
按鍵說明：“←”鍵表示刪除最后一位輸入的數字，“esc”鍵表示放棄當前輸入的數字，“#”鍵表示確定輸入，“wave”鍵表示波形種類選擇，“reset”鍵為復位鍵，“clear”鍵為清零鍵。輸出頻率設置操作為從鍵盤輸入需要輸出的頻率值，最后按下確認鍵“#”即可。
評論