高斯噪聲源電路的設計與實現
加入技術交流群
為了對這7段空間進行尋址，設計圖4的尋址電路，該尋址電路具有收縮的特性，隨著地址增長，2個相鄰地址對應的輸入x間的距離越來越小。當x7=1時，對應x坐標大于0．5，尋址電路中間部分可以視為通路，電路直接尋址取得直線斜率和偏移后通過計算模塊獲得高斯噪聲輸出。當x7=0時，通過多路選擇器對尋址做相應變換，同時x7作為控制信號，控制計算模塊結果取反。本文引用地址：http://www.104case.com/article/175995.htm
4 仿真結果
文中采用XILINX公司的Virtex5系列的XC5VLX50T芯片上實現了上述設計，設計主要占用了20％的可配置的SLICE和一塊片上BRAM，實現了±4σ的高斯噪聲源，將5 000點的輸出結果導入到Matlab里并繪制直方圖，得到如圖5所示。
由圖可以看出，生成的噪聲序列密度函數基本符合高斯分布，達到了設計要求。
5 結束語
高斯源噪聲作為最常用的噪聲源之一，經常被應用于各種需要加噪處理的系統和算法。相對于傳統的高斯噪聲源來說，基于FPGA的非均勻折線逼近的高斯噪聲源具有高速、占用資源少、精度高、可移植性強的優點。容易作為IP核，移植到高速的數字系統中。
評論