高斯噪聲源電路的設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
為了對(duì)這7段空間進(jìn)行尋址，設(shè)計(jì)圖4的尋址電路，該尋址電路具有收縮的特性，隨著地址增長(zhǎng)，2個(gè)相鄰地址對(duì)應(yīng)的輸入x間的距離越來越小。當(dāng)x7=1時(shí)，對(duì)應(yīng)x坐標(biāo)大于0．5，尋址電路中間部分可以視為通路，電路直接尋址取得直線斜率和偏移后通過計(jì)算模塊獲得高斯噪聲輸出。當(dāng)x7=0時(shí)，通過多路選擇器對(duì)尋址做相應(yīng)變換，同時(shí)x7作為控制信號(hào)，控制計(jì)算模塊結(jié)果取反。本文引用地址：http://www.104case.com/article/175995.htm
4 仿真結(jié)果
文中采用XILINX公司的Virtex5系列的XC5VLX50T芯片上實(shí)現(xiàn)了上述設(shè)計(jì)，設(shè)計(jì)主要占用了20％的可配置的SLICE和一塊片上BRAM，實(shí)現(xiàn)了±4σ的高斯噪聲源，將5 000點(diǎn)的輸出結(jié)果導(dǎo)入到Matlab里并繪制直方圖，得到如圖5所示。
由圖可以看出，生成的噪聲序列密度函數(shù)基本符合高斯分布，達(dá)到了設(shè)計(jì)要求。
5 結(jié)束語
高斯源噪聲作為最常用的噪聲源之一，經(jīng)常被應(yīng)用于各種需要加噪處理的系統(tǒng)和算法。相對(duì)于傳統(tǒng)的高斯噪聲源來說，基于FPGA的非均勻折線逼近的高斯噪聲源具有高速、占用資源少、精度高、可移植性強(qiáng)的優(yōu)點(diǎn)。容易作為IP核，移植到高速的數(shù)字系統(tǒng)中。
評(píng)論