A／D轉換器THS1206在紅外成像系統中的應用
加入技術交流群
其主要的控制寄存器說明如下：
①VREF：參考電壓選擇，0為內部參考電壓，1為外部參考電壓；
②MODE：模式選擇，0為連續轉換模式，1為單獨轉換模式；
③CHSEL0、CHSEL1、DIFF0、DIF1：通道和差分模式選擇；
④OVFL／FRST：FIFO溢出標志位或FIFO復位控制；
⑤TRIG0、TRIG1：環形FIFO深度設置；
⑥DATA_T、DATA_P：中斷信號DATA極性控制；
⑦RBACK：控制寄存器參數回讀使能位。
1．3 環形FIFO
THS1206內部集成一個12位，最大深度為16的環形FIFO，用于實現與處理器的高速數據鏈接。該FIFO為一個可編程環形存儲器，可以緩存內部轉換后的數據，允許數據的寫溢出。環形FIFO的結構圖如圖2所示。本文引用地址：http://www.104case.com/article/175982.htm
數據根據芯片采集通道設置的不同，自動將數據按順序寫入FIFO中；讀、寫和觸發指針控制了數據的寫入和讀出過程。首先，通過控制寄存器，設置FIFO的寫入深度；當FIFO內數據到達寫入深度后，中斷信號DATA_AV有效，此時外部控制器需要及時將數據讀出。需要注意的是，在實際設計中，經常會因為讀寫時序關系，導致數據采集失敗。時序如圖3所示。
該設計采樣時鐘CONV_CLK為6 MHz，觸發深度為8。由于系統設計原因(例如PCB走線延時、處理器內部路徑延時等)，觸發信號有效到開始讀出數據遲滯的時間較長(tLAT)，致使FIFO數據尚未完全讀出時，處理器又向FIFO中寫入新的數據，結果數據溢出，數據采集系統不能正確采集數據。因此，在設計中，應保證在中斷信號有效時，將FIFO中數據及時讀出。
2 紅外成像系統
該紅外成像系統由光敏感器、FPGA邏輯單元、主控單元和A／D轉換單元組成。功能原理圖如圖4所示。
光敏感器選用Indigo公司的基于碲鉻汞結構的ISC0002系列紅外面陣探測器。該探測器像元分辨率為640×512，像元尺寸25μm×25μm，最大輸出像元速率10 MHz。該探測器分兩路輸出圖像數據，數據率為2 MHz，可將各轉換后的像元圖像信息電壓輸出。FPGA邏輯單元選用Xil inx公司的FPGA芯片XCV300，該芯片包含30萬門邏輯資源，為光敏感器提供驅動時序，并與主控制器通信，實現各控制功能；A／D轉換單元使用了一片THS1206，將紅外探測器的兩路模擬圖像信號轉換為數字信號，返回FPGA邏輯單元；最后，FPGA邏輯單元將數據打包整合，輸出至圖像快視設備，顯示圖像。
3 THS1206硬件設計
THS1206可以方便地和FPGA等處理器進行無縫連接。圖5為紅外成像系統A／D轉換單元電路原理圖。
評論