一種低電壓低靜態電流LDO的電路設計（一）

因此通過晶體管Q3的基射級電壓和R2電壓疊加即可得到輸出電壓值：

調整電阻比值，使VT 系數

值為17.2,即可得到溫度系數為零的帶隙基準電壓。

1.2 LDO頻率分析

精簡結構LDO中包含三個低頻極點，分別處在增益級的輸出，緩沖級的輸出和LDO的輸出節點，分別如下：

式中：ro1 和C1 分別是增益級輸出電阻和負載電容;ro2是緩沖級輸出電阻;Cpar 是功率管寄身電容;rop 是LDO輸出級的等效電阻;CL 為輸出負載補償電容。為了保證LDO有個良好的輸出暫態特性，CL 取值一般很大，因此極點p3 為LDO環路的主極點。晶體管Q3集電極電流偏置為PTAT電流，因此增益級的輸出阻抗隨輸出負載電流和輸入電壓變化不大，同時增益級的負載電容主要由緩沖級輸入電容決定，所以極點p1 位置相對穩定，故可以采用一個左半平面的零點補償。類似如傳統LDO,本文采用一個電阻resr 與輸出補償電容串聯方式，獲得一個左半平面零點：

基于上述分析，精簡結構LDO的開環傳輸函數為：

式中

.其中：gmQ2 ,gmQ3 和gmp 分別代表晶體管Q2,Q3和功率管的跨導;Rπ 3 是晶體管Q3的輸入電阻。當p1 和z1 匹配比較精確，LDO環路只有兩個低頻極點p2 和p3 .因此，為了獲得60°的相位裕度，必須：