一種低電壓低靜態電流LDO的電路設計（二） 作者： 時間：2013-04-26 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 暫態輸出電壓變化如圖5所示，當負載電流從0~30 mA瞬態變化時，輸出電壓變化最大僅為9 mV.4 結語本文給出了一種低電壓1.14 V、低靜態電流1.7 μA 的LDO,通過將帶隙基準電壓源與誤差放大器合二為一獲得精簡結構的LDO.因此實現了低靜態電流消耗，同時獲得較好的暫態輸出電壓性能，最大暫態電壓變化僅為9 mV. 上一頁 1 2 下一頁
加入技術交流群
評論