基于RFID標簽芯片基帶處理器的低功耗設計

設計中采用的是臺積電提供的0.18μm數字標準單元，標準工作電壓為0.9 V～1.1 V.而EEPROM工作電壓為0.9 V～1.2 V@讀數據/1.8 V@寫數據，所以進行寫操作時需要用到電平轉換將1.0 V轉換到1.8 V的電壓，以便進行數據的交互。

2.3門控時鐘的設計

為了降低芯片的功耗，設計中使用了門控時鐘：用使能信號控制寄存器的時鐘端，當使能信號有效時時鐘翻轉，否則時鐘保持在固定電平。因此時鐘使能可以將電路中的部分電路處于空閑狀態，阻止寄存器內部翻轉和寄存器之間組合邏輯開關動作，以達到節省功耗的目的。圖3所示為門控時鐘的設計方案。

表1給出利用綜合工具Design Compiler對當前設計進行綜合后的功耗和面積報告。可以看出，本設計使用門控時鐘后，總的動態功耗降低了很多，并且在降低功耗的同時，面積也有了一定的減小。

2.4組織模塊設計方法

由于在設計中并不是所有的模塊都同時工作，而是在某一個狀態下，只開啟一個或幾個模塊，其他模塊處于關閉狀態，所以如果有效組織模塊的開關，將會減少寄存器的開關翻轉動作。設計中利用有限狀態機根據不同的指令和狀態轉換開啟不同的模塊來完成數據的處理要求和存儲操作：當接收前向數據時，開啟編碼器、CRC計算/校驗、和串并轉換;當處理數據時，開啟模塊有限狀態控制機、EEPROM控制模塊、靜默計數器、隨機數產生器;當返回數據時，開啟模塊有限狀態控制機、EEPROM控制模塊、數據輸出控制端、編碼器其他模塊關閉。

3 芯片測試

首先采用FPGA完成芯片的功能驗證，以FPGA的可編程邏輯陣列為基本單元，實現ISO18000-6B的數字基帶功能的硬件仿真驗證。然后使用ASIC芯片設計EDA工具將RTL頂層描述映射為基于TSMC提供的目標工藝庫的基本數字單元的物理電路，并生成CAD版圖且提交給TSMC半導體工廠制作出來。

進行芯片測試時，利用先施閱讀器產生RFID各種命令信號，經解調后輸入到待測試芯片的數據輸入端。芯片在電源、時鐘源信號、復位信號的共同激勵下進入正常工作狀態并對輸入命令數據進行響應，將數據輸出到調制電路，然后反射回閱讀器。閱讀器根據接收到的信號決定下一步操作。在閱讀器和待測芯片的交互過程中，可用邏輯分析儀觀察中間過程。圖4為先施閱讀器對測試芯片發送read命令時，用邏輯分析儀捕捉的內部信號，其中信號data_in為解調器解調出的前向鏈路數據，信號data_out為芯片的返回數據。

從已流片芯片的測試結果看，標簽芯片數字系統的設計很好地完成了符合ISO18000-6B協議的所有強制命令以及讀寫操作和鎖存、查詢鎖存等基本功能，且在閱讀器存盤操作下的平均速率為45～60張/s，功耗為3.10μW，很好地完成了低功耗無源電子標簽的設計。