MSP430x4xx系列微控制器的獨特時鐘設計

微控制器時鐘系統的設計對于系統的全局性能是十分關鍵的。為了得到廉價、準確而穩定的時鐘，在大多數情況下，可采用石英晶體或者是陶瓷振蕩器作為參考時鐘。這些器件的典型工作頻率范圍為100kHz到10MHz。然而，它們都有一些缺點，即振蕩器消耗的電流會隨振蕩器的振蕩頻率的增加而增加，因此，若采用的石英晶體振蕩器具有高Q值，那么，在系統上電后，將需要一個較長的時間才能使頻率和幅度達到穩態，所以，石英晶體振蕩器不能為中斷提供快速的響應。

對于一個電池供電的系統，最基本的要求就是功耗要低。但同時又會出現一些相互矛盾的問題，因為采用低頻時鐘雖然可以達到節能和延長電池使用時間的要求，但采用高頻時鐘卻可以實現對事件的快速反應，并增強處理突發事件的能力；另外，在某些情況下，還會要求時鐘具有很高的穩定度。

由于MSP430x4xx系列微控制器是采用一個增強型的鎖頻環FLL＋（Frequency－Locked Loop Plus）來為系統提供時鐘，因此，可以較好地解決以上矛盾，從而使系統成本、功耗、處理能力以及穩定度得到了進一步的優化。

1 MSP430微控制器簡介

MSP430系列是由美國德州儀器（TI）公司推出的16位超低功耗微控制器。該系列微控制器具有處理能力強、運行速度快、指令簡單、功耗低等優點，并具有靈活而簡單的外圍設備，由于采用了JTAG技術、FLASH在線編程技術、 BOOTSTRAP等諸多先進技術，因此具有很高的性價比。MSP430系列器件采用3V電源供電，工作頻率為1MHz，其單周期16位指令的速度可以達到1MIPS（million instructions persecond），電流消耗僅為400μA。事實上，MSP430從低功耗模式3（電流消耗僅為1．5μA）到完全激活狀態僅需6μs，因此可以很好地實時處理中斷。MSP430的這些優越的特點主要源于它兩方面的設計，即16位精簡指令體系結構和獨特的時鐘系統。

MSP430x4xx系列產品的時鐘系統采用FLL而沒有采用傳統的PLL（Phase－Locked Loop）設計，這主要是考慮到FLL能夠快速的啟動并達到穩定。PLL達到鎖定狀態需要幾百甚至上千個時鐘周期，而FLL＋經過預先準確設置后，可以在系統啟動時立即鎖定，從而為快速響應中斷提供了保障。并且PLL通常是用模擬元件來實現的，因此需要不斷的消耗能量。而FLL是純數字系統，可以用軟件來控制。它在非激活模式下，其電流消耗為0。

2 FLL＋模塊的組成

MSP430x4xx系列的FLL＋時鐘模塊是MSP430x3xx系列FLL結構的一種擴展，但卻與MSP430x1xx系列的時鐘系統有很大的不同，后者沒有硬件FLL，因此，要想獲得較精確的時鐘，需用軟件進行DCO頻率校準，這也就是所謂的“軟鎖頻”。由于FLL＋支持的頻率范圍更大，因而可以采用手表晶振或者高頻晶振。圖1所示是FLL＋模塊的基本組成，從圖中可以看出： FLL＋主要由LFXT1振蕩器、LFXT2振蕩器、DCO振蕩器和鎖頻環以及時鐘緩沖輸出組成。

2．1 LFXT1振蕩器

LFXT1產生的信號稱為 ACLK。通過配置與之相關的寄存器和外接不同的晶體或者諧振器，LFXT1可以工作在兩種操作模式：低頻或高頻模式。低頻通常采用32768Hz的手表晶振，高頻的頻率范圍則為455kHz～8MHz。在絕大多數情況下，LFXT1運行于低頻模式，其主要原因如下：
（1）工作頻率低，功耗小。在進入低功耗模式3時，只有手表晶振處于激活狀態。此時典型的電流消耗僅為1．5μA；
（2）穩定度高；
（3）價格低廉；
（4）體積??；
（5）電路簡單，外接手表晶振時，不需要外接電容。

因手表晶振的功耗很小，所以它可以連續工作，這樣就避免了啟動和穩定所需要的時延。并且32768Hz的時鐘一直有效也意味著當其它系統處于關閉狀態時，系統的一些片上外圍設備可以繼續處于激活狀態。例如，LCD或者用作實時時鐘的某一個定時器等都可以處于激活狀態。

在有特別需要的情況下，LFXT1也可以通過外接高速晶體或者諧振器工作于高頻模式。不過此時需要外接電容。

2．2 LFXT2振蕩器

LFXT2為高頻振蕩器，其工作頻率也為455kHz～8MHz。LFXT2結構比較簡單，若是系統需要穩定度很高的高頻時鐘可以采用它，不需要時可以通過軟件將其關閉。不過高頻振蕩器的兩個引腳必須要接外部電容。

2．3 DCO振蕩器和鎖頻環（FLL）

MSP430x4xx系列FLL＋模塊的DCO（Digitally－Controlled Oscillator）振蕩器是一個集成的RC振蕩器。產生的時鐘信號稱為DCOCLK，經過FLL調節和校準后可用作系統時鐘（MCLK）和外圍設備的時鐘（SMCLK）。這個模塊是整個時鐘系統的核心。其基本結構如圖2所示。

2．4時鐘緩沖輸出

由于MSP430提供有時鐘緩沖輸出（見圖1）。因此可以通過軟件編程來控制其分頻比FLL DIV，以對ACLK進行1、2、4、8等分頻。分頻后的輸出可以用來為外圍電路提供時鐘。

3 FLL＋的工作原理

對于RC振蕩器，由于其頻率會隨溫度和電壓的變化而變化，因此在對時鐘精度要求較高的情況下，DCOCLK通常要通過FLL進行校頻后，才能用于系統時鐘。

3．1倍頻方案

在需要較高數據處理速度時，ACLK就不能單獨勝任，在這種情況下，就要用到倍頻技術。為了支持更大范圍的頻率變化，FLL＋的倍頻方案增加了DCO＋控制位。當DCO＋取0、1時，fDCOCLK輸出時鐘頻率不同，具體如下：