ARM S3C4510B系統中的異常中斷技術

引言

隨著人們對于電子產品的要求越來越高，以80C51系列為代表的8位處理器系統開始面臨越來越多的局限和挑戰，人們對于高性能芯片和嵌入式功能的呼聲也越來越高。16/32 位的處理器系統得到了前所未有的關注和重視。32位ARM體系系列處理器便是其中的代表。S3C4510B處理器是基于ARM7體系16/32位RISC 處理器，內部集成了8KB的CACHE/SDRAM，內嵌EARTHNET控制器，擁有7種處理器模式和內部多線程和外部多處理器的處理器結構。在嵌入式系統中具有重要意義的異常中斷技術在S3C4510B系統中也體現了ARM體系獨有的一些的特點。本文根據S3C4510B系統的特點，分析了該系統中七種異常中斷的功能及特點。并給出了SWI異常中斷(外部中斷)和IRQ異常中斷(軟件中斷)的應用實例代碼。

1 S3C4510B系統中的異常中斷

1.1 S3C4510B系統異常中斷的特點

S3C4510B系統中控制程序執行流程的方式通常有三種，一是正常程序執行過程，即根據指令類型增加程序計數器PC使程序順序執行；二是通過跳轉的方式來控制程序的執行，可以利用跳轉的命令執行跳轉操作，也可以通過直接修改程序計數器來達到跳轉的目的；三是異常中斷的方式，可以根據軟件的執行情況，外部設備的異常請求等實現內部、外部異常的處理，系統功能的調用和程序進程的控制等功能。

S3C4510B系統的異常中斷具有以下幾個特點。首先，作為ARM體系RTOS(實時操作系統)組成部分，程序中的異常中斷必須按照ARM體系的要求進行處理器模式的轉換。其次，如果對系統的優化有需求時，可以進行32位的ARM處理指令和16位的THUMB指令的轉換。另外，S3C4510B處理器正常運行時，保存的返回地址是通過將PC存入LR寄存器完成的，由于中斷產生時的計數器PC的值有時已經更新，如產生了外部中斷和快速中斷等；有時可能尚未更新，如軟件中斷和未定義指令中止等，故必須根據實際情況對返回地址進行軟件修正之后才能正確返回。最后還要注意，ARM體系支持c語言和匯編語言程序的相互之間的調用，并有ATPCS 規則進行協調，所以異常中斷處理程序必需按照ATPCS規則進行寄存器處理。

1.2 S3C4510B系統中的異常中斷的類型

S3C4510B擁有七種不同的異常中斷類型，分別適應于不同的中斷需要。根據ARM系列處理器的特點，各種異常中斷對應于ARM系列的不同工作模式。其種類和對應關系如表1所示。

其中，復位中斷是優先級最高的中斷。在復位引腳有效的前提下，系統加電或系統復位時都會引起復位中斷。數據訪問中止是在數據訪問指令的目標地址不存在或者該地址不允許當前指令訪問的情況下產生的。指令預取中止中斷是處理器或系統協處理器認為當前指令未定義，當系統預取該指令時，本中斷執行。未定義中止在處理器或系統協處理器認為當前指令未定義時產生，故而可以根據該異常中斷機制仿真浮點向量運算。快速中斷和外部中斷都是在對應的中斷請求引腳有效，且狀態寄存器中的相應中斷禁止標志位清零時產生。其中的外部中斷還可以用來進行各系統進程的切換；軟中斷由用戶定義，在程序運行時由SWI指令調用，可用于用戶模式下的程序調用特權模式指令。在RTOS系統中可以通過該中斷機制實現系統功能調用。

1.3 S3C4510B系統對異常中斷的響應

S3C4510B系統對異常中斷的響應流程如下：

（1） 保存處理器當前狀態寄存器CPSR的值、中斷屏蔽以及各條件標志位到將要執行的異常中斷的SPSR中。 電子電路圖

（2） 設置當前程序狀態寄存器CPSR的值。其中包括：設置CPSR相應位的值使處理器進入特定的處理器模式；按要求屏蔽中斷，通常應該屏蔽IRQ中斷，在FIQ中斷時屏蔽FIQ中斷。

（3） 設置Lr寄存器。將中斷相應模式的Lr寄存器的值設置為異常中斷的返回地址。

（4） 處理程序計數器PC。將PC值設為相應的中斷向量的地址，從而實現跳轉以執行中斷程序。

當處理器執行完以上流程之后，處理器已經自中斷向量進入異常中斷的處理狀態。異常中斷處理完畢之后，在異常中斷程序的末端，處理器進入異常中斷的返回狀態，其流程如下:

(1) 恢復狀態寄存器。將保存在中斷模式中的SPSR值賦給當前的狀態寄存器。

(2) 將返回地址復制到程序計數器。這樣程序將返回到異常中斷產生的下一條指令或出現問題的指令處執行。

整個響應與返回的過程如圖1所示。

需要注意的是，對于不同的異常中斷，其返回地址的計算方法也是不同的。IRQ和FIQ異常中斷產生時，程序計數器PC已經更新，而SWI中斷和未定義指令中斷是由當前指令自身產生的，程序計數器PC尚未更新，所以要計算出下一條指令的地址來執行返回操作；指令預取中止異常中斷和數據訪問異常中斷要求返回到出現異常的執行現場，重新執行操作。