基于ARM的嵌入式語音存儲系統設計

3．1 系統外圍電路

系統設計的外圍電路都是ARM最小系統所必需的。電源電路為系統提供能量，是系統工作的基礎。設計電源電路時要考慮的因素很多，主要包括輸入及輸出的電壓范圍、輸出紋波大小、電池兼容和電磁干擾等，系統采用DC-DC轉換芯片LM1117將5 V的電壓轉換成1．3 V、2．5 V、3．3 V后供系統使用。采用復位芯片MAX811產生的復位信號，既能保證上電復位的時間，又能保留手動復位的特點。時鐘電路為系統提供工作時鐘，主時鐘采用12 MHz晶振作為時鐘源，RTC時鐘采用32．768 kHz晶振作為時鐘源。通過JTAG接口，可以訪問芯片內部的所有部件，是實現系統開發、調試的高效手段。為了減小系統體積，采用10針簡化的JTAG接口，其接口電路如圖3所示。

SDRAM存儲器選擇Samsung公司的K4S561632E-UC75，其存儲容量為32 MB，具有存取速度快、成本低廉的特點，主要用來存放執行代碼和變量，是系統啟動之后主要進行存取操作的存儲器。Flash存儲器選擇Samsung公司的K9F1208U0CNAND Flash存儲器，其存儲容量為64 MB，可以擦寫一百多萬次，具有很長的使用壽命，把啟動程序、內核代碼等固化到Flash閃存中能加速系統的啟動、提高系統的穩定性和可靠性。

3．2 音頻采集與處理模塊

該模塊采用Philips公司生產的音頻芯片UDA1341TS，它支持I2S數據總線格式，且具有低功耗、低電壓及DSP語音功能等特征。I2S(Inte grate Interfaceof sound)是Philips公司提出的串行數字音頻總線協議，音頻數據與控制信號、時鐘信號分開傳輸，避免了由時鐘帶來的抖動問題，因此系統中可省略消除抖動的器件。

音頻芯片與主控芯片的連接如圖4所示。I2S音頻接口包括5根信號線，其中音頻模塊的同步時鐘CDCLK由S3C2440A提供，該時鐘控制音頻的A／D、D／A采樣速率。串行時鐘SCLK，也叫位時鐘(BCLK)，即每一個SCLK脈沖對應一位數字音頻數據。幀時鐘LRCK用于左有聲道的切換，LRCK為1表示正在傳輸的是左聲道的數據，為0則表示正在傳輸的是右聲道的數據。DATAI是串行數據輸入信號線，DATAO是串行數據輸出信號線，所傳輸的音頻數據用二進制補碼表示。L3總線接口包括3根信號線：L3MODE／GPB2是微處理器接口模式信號線；L3CLOCK／GPB4是微處理器接口時鐘信號線；L3DATA／GPB3是微處理器接口數據線。L3總線接口主要用于傳輸控制信號，相當于混音器控制接口，可以調節輸入／輸出音頻信號的音量、低音提升、控制去加重等。