單片機系統抗干擾性能方面分析方案

2.影響EMC的因數

（1）電壓。

電源電壓越高，意味著電壓振幅越大，發射就更多，而低電源電壓影響敏感度。

（2）頻率。高頻產生更多的發射，周期性信號產生更多的發射。在高頻單片機系統中，當器件開關時產生電流尖峰信號；在模擬系統中，當負載電流變化時產生電流尖峰信號。

（3）接地。在所有EMC問題中，主要問題是不適當的接地引起的。有三種信號接地方法：單點、多點和混合。在頻率低于1MHz時，可采用單點接地方法，但不適宜高頻；在高頻應用中，最好采用多點接地。混合接地是低頻用單點接地，而高頻用多點接地的方法。地線布局是關鍵，高頻數字電路和低電平模擬電路的接地電路絕不能混合。

（4）PCB設計。適當的印刷電路板（PCB）布線對防止EMI是至關重要的。

（5）電源去耦。當器件開關時，在電源線上會產生瞬態電流，必須衰減和濾掉這些瞬態電流。來自高di/dt源的瞬態電流導致地和線跡“發射”電壓，高di/dt產生大范圍的高頻電流，激勵部件和線纜輻射。流經導線的電流變化和電感會導致壓降，減小電感或電流隨時間的變化可使該壓降最小。

3.稱量儀表對抗干擾與復雜工況處理的硬件要求

在硬件上我們要求儀表廠家必須具有以下措施：

（1）PCB及電路抗干擾措施

印刷電路板的抗干擾設計與具體電路有著密切的關系，這里僅就PCB抗干擾設計的幾項常用措施作一些說明。

①電源線設計

根據印刷線路板電流的大小，盡量加粗電源線寬度，減少環路電阻；同時，使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。

②地線設計

在單片機系統設計中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合來使用，可解決大部分干擾問題。單片機系統中地線結構大致有系統地、機殼地（屏蔽地）、數字地（邏輯地）和模擬地等。

在地線設計中應注意以下幾點：

a.正確選擇單點接地與多點接地。在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而采用一點接地的方式。當信號工作頻率大于10MHz，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1～10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。

b.數字地與模擬地分開。電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地；高頻元件周圍盡量用柵格狀大面積地箔，要盡量加大線性電路的接地面積。

C.接地線應盡量加粗。若接地線用很細的線條，則接地電位會隨電流的變化而變化，致使電子產品的定時信號電平不穩，抗噪聲性能降低。

因此應將接地線盡量加粗，使它能通過三倍于印刷電路板的允許電流。如有可能，接地線的寬度應大于3mm。

d.接地線構成閉環路。設計只由數字電路組成的印刷電路板的地線系統時，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在于：印刷電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地線上產生較大的電位差，引起抗噪聲能力下降；若將接地線構成環路，則會縮小電位差值，提高電子設備的抗噪聲能力。

③退耦電容配置

PCB設計的常規做法之一，是在印刷板的各個關鍵部位配置適當的退耦電容。退耦電容的一般配置原則是：

a.電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上的更好。

b.原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容。如遇印刷板空隙不夠，可每4～8個芯片布置一個1～10pF的鉭電容。

c.對于抗噪聲能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退耦電容。

d.電容引線不能太長，尤其是高頻旁路電容不能有引線。

此外，還應注意以下兩點：

a.在印刷板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2kΩ，C取2.2～47μF。

b.CMOS的輸入阻抗很高，且易受感應，因此在使用時，對不用端要接地或接正電源。