一種工業顯示屏的設計

第一串顯示電路輸入程序如下。

3 語音電路設計
顯示屏中需要講的話在VP880系統下進行錄音、并分割成語音段存放在存儲器中。語音的采樣頻率較高能產生更好的音質，但造成容量增大，一般采樣頻率取32kps速率。顯示屏應用VPl606語音處理芯片設計語音電路。
3．1 語音處理芯片V1606
VPl606是可用于多段語音再生的語音處理芯片。當與外圍語音存儲器相連后，可根據相應的控制信號再生多達64段的語音信息。64段語音數字信號分別存儲在存儲器中4個堆，在每個堆能存放16段語音。在外部控制信號作用下，VPl606從存儲器中取出相應的語音信號，經解調譯碼后，輸出模擬語音信號。
VPl606為48腳DIP封裝，其各引腳的有關功能及說明如下。
AO～A19：地址總線，輸出。
DO～D7：數據總線，輸入。
ANG、ANG：模擬語音信號差分輸出端，與放大器連接。
ANGD：模擬語音信號反饋輸入端。
EVN：包絡信號輸入端。此引腳連接一個反饋電阻到INT引腳。
INT：綜合輸出端，連接一個外部RC電路。
INA～IND：二進制段代碼輸入端，INA為低位。
INE、INF：二進制堆代碼輸入端，INE為低位。
SE、SF：二進制堆代碼輸出端，與EPROMi奎接，將
INE、INF輸入的堆代碼輸出到存儲器，選擇相應的堆。
I／O：控制輸入／忙輸出端，低電平有效，作為輸入是控制信號，當段代碼、堆代碼輸入到INA～INF后，在此引腳輸入一個低電平脈沖才能觸發相應語音段；作為輸出是“忙”信號，在語音播放時，此引腳變為低電平輸出，表示正在播放。
OSC1、OSC2：內部振蕩器連接外部RC元件引腳，如果采用外部時鐘脈沖，則外部時鐘脈沖從OSC2引腳輸入。
RESET：復位輸入端，低電平有效。
VDD、VDS、VAS：電源端、數字地、模擬地。
3．2 語音電路及工作原理
設計的語音電路如圖6所示。電路中，R1、R2、R3分別為3KΩ、630KΩ、240Ω；VRl為200KΩ；Cl、C2均為1uF。VPl606的A18～A19懸空未用。從LM324輸出的模擬語音信號，還要經過低通濾波電路進行濾波，再經功率放大電路后送揚聲器輸出。調節VRl，可以調節語速。