基于FPGA動態背光源及其驅動電路設計
加入技術交流群
3 軟件設計
本款芯片的控制信號由Altera 公司的型號為EP1C3T144C8 的開發板供給，晶振為50MHz。
從實驗得到的效果來看，該款芯片的數據傳輸機理為：每個傳輸周期，每遇SCLK 上升沿將會從SIN 口讀入1bit 數據存入寄存器，在SCLK 下降沿時，將讀入的數據從SOUT 傳出（內部對數據仍有保留） 輸給下一級，直至讀入288bits 數據。每12bits 為一組，分別送到各自的通道，并且每組數據先讀入的居于較高位，然后依次排列。例如，讀取的數據按時間先后排列為1、0、0、0、0、0、0、0、0、0、0、0，則相應的控制信號為100000000000，那么控制通道的占空比即為：
根據PWM 調制面積相等的原則，有效電壓約為提供電壓的一半。
按照仿真條件的要求，SCLK 時鐘信號需要在每接收完288bits 時有段時間的低電平，盡量滿足芯片的時序要求。另外，控制信號BLANK 在每個周期空閑時（不傳輸數據時），需要有個高電平變換，這樣可以將鎖存器里面的數據清零，以便接受新一輪的控制數據，否則，燈的亮度明顯會偏暗。
RGB 數據經過FPGA 的處理，轉換為相應的灰度值，然后再計算出相應的控光參數Ki （我們可以分的灰度級別不超過4,096），傳輸給TLC5947的SIN，即可以實現動態背光調節。
圖4 輸入輸出信號設置
圖5 信號仿真圖
圖6 PWM 調制輸出波形
4 結論
通過理論分析和實驗測試，動態背光調節控制系統在節能和提高圖像顯示對比度等方面做得都較好，這在重視節能減排、建設和諧社會的今天以及對LCD 顯示器的未來發展都具有很好的應用前景。
圖7 即通過FPGA 控制以及基于圖像像素控制得到的動態背光調節效果圖，從中可以看到，如果在以前LCD 靜態背光的條件下，則所有背光LED 燈的亮度將會和最亮的（右下角）一致，而現在我們將之分割為各個不同區域，使得每個區域均有自己的最佳亮度，而不必以整個圖像最亮一點為標準，并且不影響顯示效果。這樣，也就實現了我們預期的動態調節的目的。
圖7 背光源效果圖
評論