多制式語音編碼及其DSP實現(xiàn)

　　串口與存儲區(qū)之間的數(shù)據(jù)交換由CPU或DMA控制器完成。接收寄存器DRR滿(發(fā)送寄存器DXR空)時,串口向DMA發(fā)出同步事件(REVT/XEVT)或向CPU發(fā)出中斷請求(RINT/XINT),通知DMA或CPU數(shù)據(jù)傳輸已準備好。

　　對PCM和G.729碼流,串口(McBSP0/McBSP1)的數(shù)據(jù)讀寫為DMA方式。

　　由于G.729采用分幀編碼,一次編解碼待處理的數(shù)據(jù)量較大。為了避免DMA讀取數(shù)據(jù)過程中連續(xù)碼流溢出,設(shè)計緩沖區(qū)為雙倍大小。這2塊緩沖區(qū)以乒乓方式工作,即DMA傳遞其中一塊緩沖區(qū)數(shù)據(jù)時,另一塊緩沖區(qū)接收來自串口或CPU的下一組數(shù)據(jù)。由于VC5409的DMA支持緩沖區(qū)全滿或半滿都產(chǎn)生中斷的方式,所以只要將這2塊緩沖區(qū)設(shè)計成連續(xù)的,就可以方便地實現(xiàn)乒乓工作,而不產(chǎn)生數(shù)據(jù)溢出。

　　對ADPCM/CVSD碼流,由于每次處理的碼流長度較短(32bit),故在中斷服務(wù)例程中由CPU直接讀寫串口(McBSP2),而不采取DMA方式。

3 軟件系統(tǒng)

　　(1)CVSD算法的修正

　　CVSD是每樣點1bit的編碼方式,所以32kbps和16kbps的CVSD輸出信號分別由32kHz和16kHz采樣的PCM信號編碼得到。而實際CVSD編碼器的輸入總是8kHz的采樣信號,為了滿足算法要求,對輸入PCM碼流進行插值濾波。

　　根據(jù)插值定理,可以選擇低通濾波器無失真地恢復(fù)原始信號。為了取得信號質(zhì)量和運算量的折中,設(shè)計了5階的橢圓型IIR濾波器。

　　1：2插值 (16kbps)

　　分子多項式系數(shù):

　　[1.02295e-01， 1.14533e-01， 2.41943e-01，

　　2.41943e-01， 1.45325e-01， 1.02295e-01]

　　分母多項式系數(shù):

　　[1.00000e+00， -1.26125e+00， 1.91846e+00， -1.21680e+00， 6.79321e+01， -1.54358e+01]

　　1：4插值 (32kbps)

　　分子多項式系數(shù):

　　[4.48200e+02， -6.9309e+02， 4.68041e+02，

　　[4.68041e+02， -6.9309e+02， 4.48200e+02]

　　分母多項式系數(shù):

　　[1.00000e+00， -3.56926e+00， 5.66631e+00， -4.83285e+00， 2.20789e+00， -4.2822e+01]

　　另外,在對編解碼后的信號進行頻譜測試時,發(fā)現(xiàn)在3kHz處,信號的幅度超出要求3db左右。為此在編碼端加入了譜調(diào)整的模塊,使3kHz處頻譜下降3db,作為補償。

　　(2) G.729算法的回聲抵消模塊

　　G.729算法編碼延時為15ms,回聲現(xiàn)象比較明顯,必須引入回聲抵消算法加以抑制。

　　自適應(yīng)回聲抵消器的一般算法中,所需運算量最大的是更新參數(shù)部分。階數(shù)越大,運算量越大。考慮到DSP的性能和算法的運算量要求,采用128階的自適應(yīng)濾波器進行回聲抵消。

　　回聲抵消模塊的輸入是當(dāng)前一幀輸入語音信號與以前解碼器輸出的一段合成語音。回聲抵消器利用解碼器輸出的合成語音信號對一幀輸入信號進行回聲抵消,然后將抵消掉回聲的一幀輸入語音信號提供給編碼器作為輸入信號。

　　(3)存儲區(qū)的優(yōu)化^[4]

　　①由于使用DP尋址,變量名僅指示偏移量;而4路信號分時處理,各路所用變量與程序代碼相同,所以可以使用不同頁上的同名變量,在不混淆各路信號數(shù)據(jù)存儲區(qū)的前提下,簡化程序存儲區(qū)大小。

　　對于ADPCM程序,編解碼器的有狀態(tài)變量各占25字,編解碼器都使用的變量占14字。鑒于DP一頁有128字,所以可以考慮前兩路編解碼器變量共用一頁存儲區(qū);后兩路編解碼器變量共用一頁存儲區(qū)。這樣,2路編解碼器的存儲量有25×2×2+14=114字128字,可以存儲在同一頁上。

　　為了區(qū)分同一頁上的2路變量以及同一路的編解碼器變量,它們的名稱應(yīng)有不同。因此,編解碼的程序模塊各需要2個版本,即總的程序存儲量=單路程序量×2。

　　②對CVSD和ADPCM算法,由于輸入輸出信號不分幀(逐樣點處理),而碼流格式又取得了一致,所以可以共享輸入輸出存儲單元。

　　(4)代碼的優(yōu)化^[3]

　　TMS320C54xx提供了強大的硬件結(jié)構(gòu)和指令體系以支持基本的數(shù)據(jù)處理操作。對匯編語言,充分挖掘指令集的潛力,能大幅度降低程序的復(fù)雜度,提高運行速度。如:使用乘累加指令MAC、MAS等,在一個時鐘周期內(nèi)實現(xiàn)1次乘法和1次加(減)法;使用DELAY指令,在一個周期內(nèi)實現(xiàn)變量更新,簡化了濾波器的實現(xiàn);使用循環(huán)尋址,對FIR和IIR濾波器只要在主程序中設(shè)置一次基地址,降低了開銷;使用RPT+MVDD指令,進行塊搬移,減少頻繁內(nèi)存讀寫的開銷;使用雙字運算指令DADD、DADSUB等指令對32位的變量進行操作;使用EXP+NORM指令快速計算定點數(shù)的指數(shù)和尾數(shù);使用RPT+DSUBT指令高效實現(xiàn)定點數(shù)除法;使用RPT+FIRS指令高效實現(xiàn)FIR濾波計算。

4 實現(xiàn)結(jié)果

　　各算法的復(fù)雜度和存儲量如表4所示,實現(xiàn)所用資源。

　　因此,一片VC5409上的硬件資源可以滿足算法要求。實際系統(tǒng)的各算法性能也通過了相關(guān)的標準測試。