基于ADV212的高清視頻壓縮系統設計
加入技術交流群
1 ADV212的編解碼原理
圖l所示為ADV212的功能圖，主要由像素接口、小波變換引擎、熵編／解碼器、嵌入式RISC處理器、存儲器系統和內外部DMA等組成。操作的基本流程是視頻或像素數據通過ADV212像素接口輸入，有效采樣值則經過隔行掃描傳輸到小波變換引擎中(小波變換引擎，可以對碼塊進行高達6級的小波分解)。進入小波變換引擎的數據被分瓦片或幀，每個瓦片或幀將通過5／3定點運算或9／7浮點運算濾波器分解成許多子帶，并生成相對應的小波系數，然后寫入內部寄存器中。3個熵編／解碼器用來對小波系數的編碼塊進行背景建模和算術編碼，并在壓縮過程中計算最佳速率和失真度。熵編碼形成的JPEG2000標準的數據碼流被存入代碼FIFO中。代碼FIFO主要緩沖內部高速總線和低速主機接口。碼流數據可通過共用的讀寫存取協議(
，ADDR)從主機接口輸出，或者通過DREQ／DACK協議由外部DMA控制器協調下的外部DMA引擎輸出。內部DMA引擎完成存儲器之間以及各模塊和存儲器之間的高帶寬、高性能傳輸。RISC處理器具有每一個程序和數據存儲器、中斷控制器、標準總線接口及定時器計數器所對應的ROM和RAM。
2 統硬件設計
本方案作為實現高清視頻數據壓縮系統，首先從系統實現功能和性價比上考慮，采用FPGA+ADV212來實現。
視頻解碼器選取：視頻解碼器選用ADV7402型高清視頻解碼器。它采用10位ADC，12個模擬輸入，支持標清(480i，NTSC，PAL，SECAM)、高清(1080i，720p)和圖形RGB輸入(1 280xl 024@60 Hz)，可以實現與ADV212無縫連接。
ADV212片數選取：1個10 bit的高清晰度(HDTV)視頻信號，輸入數據傳輸率大約為124 Ms／s，而ADV212像素接口輸入速率限制，在不可逆模式下為65 MS／s，可逆模式下為32 MS／s。這就要求系統至少要由2片ADV212組成，本系統選擇2片ADV212壓縮器件，YCbCr數據采取在4：2：2格式，分別完成亮度(Y)和色度(CbCr)的數據壓縮處理，輸入數據使用是EAV／SAV編碼格式。圖2所示為系統結構框圖，本方案包括視頻采集解碼模塊、視頻圖像JEPG200壓縮模塊、壓縮合并模塊、邏輯控制模塊和通信輸出模塊。
FPGA選取：選用Altera公司的CycloneIII系列EP3C55F484C8器件，其具有328個用戶I／O，55 856個可用邏輯元，312個嵌入式乘法器單元和4個鎖相環，可輕松實現ADV212初始化及壓縮數據捕獲和亮度壓縮數據與色度壓縮數據的合并等功能。
3 ADV212器件初始化流程和參數配置
3．1 ADV212初始化流程
ADV212初始化程序依據特定的指令命令配置ADV212內部直接寄存器和間接寄存器來完成。圖3所示為ADV212編碼初始化流程，初始化程序從PLL寄存器、BOOT寄存器、MMODE寄存器和BUSMODE寄存器等直接寄存器的接入開始，訪問直接寄存器時目標系統必須保持輸入管腳ADDR，，和HDATA(寫)的狀態。當裝載完固件和配置參數后，軟件重啟，然后再次配置BUSMODE和MMODE寄存器和應用特殊寄存器。下一步，要確定正確的固件被應用ID裝載。正確的固件裝載能被EIRQFLG寄存器的中斷或投票程序證實。當你確定固件連接裝載和EIRQFLG寄存器清零后。編碼開始。
3．2 ADV212參數配置
時鐘配置：高清視頻1080i要求VCLK為74．25 MHz。根據ADV212的數據表，JCLK必須至少為2VCLK，因此最大的脈沖頻率推薦為0．35J-CLK，這接近50 MHz，這是最大的讀寫脈沖頻率。
總線及DMA配置：HDTV(1080i)應用時，2個ADV212必須工作在不可逆最大傳輸率為65 MS／s模式，視頻輸入采取32位VDATA總線(像素接口)，壓縮數據輸出采取2個ADV212共享32位HDATA總線(主機接口)。初始化ADV212選擇屬性類型5(ATTRTYPE)，屬性數據讀取采用單一傳輸的DREQ／DACK DMA模式，碼流讀取采取脈沖傳輸DREQ／DACK DMA模式。
評論