利用CPLD解決便攜式產品設計的挑戰
加入技術交流群
系統集成
通過減少電路板上的元件，可使系統總成本降低。當使用多個電路板元件時，制造成本，包括裝配，包裝和運輸都會增加總的電路板成本。此外，電路板上的元件越多，故障率越高，這是由于焊球之間的殘留物和其它隨機故障所致。
減少元件也可以降低功耗。如今，低功耗CPLD用來整合外部時鐘源和標準分立邏輯器件，如7400系列邏輯器件。單個可編程邏輯器件可用于集成多個分立的74xxx器件，還能實現其它功能，如I/O擴展，電平轉換和時序控制。
針對系統集成，除了器件上邏輯密度為32~256的宏單元之外，ispMACH 4000ZE CPLD還具有片上用戶振蕩器和針對上電時序的定時器、鍵盤掃描和顯示控制器功能。振蕩器輸出的典型頻率為5MHz，而且還可進一步分頻為128(7位)、1024(10位)或1048576(20位)，以工作在更低的頻率下。使用CPLD內的集成振蕩器的好處是能降低電路板成本、簡化庫存管理和使產品過期風險最小化，這些因素通常與使用分立元件有關。下表對可用于便攜式系統的最新一代CPLD系列進行了比較。本文引用地址：http://www.104case.com/article/166303.htm
針對便攜式系統的CPLD系列的比較。
本文小結
CPLD正在被越來越廣泛地應用于便攜式產品，具有零待機功耗選擇、節省面積的超小型封裝和增強的系統集成功能等優點。與過去使用的ASIC和ASSP相比，CPLD為設計人員提供了一個有著顯著優勢的低成本系統解決方案。此外，CPLD使得設計人員能在更短的時間內根據消費者的需求增加新的特性和功能，使產品更快上市，而且風險更小。
p2p機相關文章:p2p原理
評論