基于ADV212芯片的視頻壓縮系統應用設計技術

　　3. 1 多片編碼模式

　　由于ADV212在不可逆和可逆模式下數據最大輸入速率分別為65Mbps和40Mbps， 而有效的視頻轉化輸入數據速率約為124Mbps， 因此， 至少需要兩片ADV 212才可以實現全分辨率1080 i視頻信號的編解碼。在編碼過程中， Y數據和CbCr數據通過不同的總線輸入到ADV212， 其中AD212_1處理1080i視頻信號的亮度數據， 而ADV202 _2 則用于處理1080 i視頻信號的色度數據。為了對此應用模式下對應的輸出數據進行同步， 其輸入數據必須是EAV /SAV 編碼格式。如果要獲取更高的性能， 例如1080 i視頻的無損壓縮， 可選用3 片或更多的ADV 212來處理信號。圖3 為兩片ADV212編碼硬件連接圖。

　　ADV 212的多片模式在編碼時， 芯片通常作為從設備， 而在解碼時可分為主/從或從/從模式。在主從模式下， 主片的HVF 輸出和從片的HVF輸入連接在一起， 并且主片從片的SCOMM 也接在控制器的相同IO 引腳。在從從模式下， ADC212 的HVF由同一個外部同步信號生成并且SCOMM接到控制器的相同IO 引腳。在多片模式中， 所有ADV 212 的SW IRQ1 都不可被屏蔽， SW IRQ 1 在E IRQ IE (外部中斷使能)寄存器中。

　　3. 2 系統設計

　　基于ADV212芯片的多片連接模式和高效壓縮性能， 并結合FPGA + DSP的可編程性， 我們設計了一種如圖4所示的視頻壓縮系統。由圖可知， 該系統主要由A /D 轉換器、FPGA 模塊、DSP 模塊、ADV212編碼/解碼器四部分組成， 各部分的功能及技術途徑如下:

　　A /D轉換由ADV7402來完成， 它能自動檢測和轉換標準模擬基帶電視信號成符合CC IR656 的4:2: 2 分量數字視頻數據。解壓時的D /A 轉換由ADV7321來完成。

圖4 系統結構框圖。

　　FPGA 模塊作為整個系統的中樞， 對系統中各個芯片的信號起橋接作用。首先根據需要完成圖像數據的初步處理(如去噪) ， 然后將數據分為大小相同的兩個子塊， 使其能分別在兩個ADV 212中處理。

　　同時， 要向ADV212提供復位、片選、行場同步、讀寫以及時鐘等信號控制多片ADV212的工作時序和工作模式， 并為DSP提供復位信號。在工作過程中，FPGA 要不斷向外部發送工作狀態的反饋信息。在接到外部發來的!傳輸?指令后， 碼流將從存儲器中被取出， FPGA 將其轉換成比特流格式后發往信道。

　　DSP模塊是系統的主控者， 由它完成對ADV 212和ADV7402的初始化。ADV212 編碼后產生的JPEG2000格式碼流首先送入DSP進行加密，然后存入SDRAM 中等待接收! 傳輸?指令， 在接到!傳輸?指令后DSP將存儲在SDRAM中待發送的碼流送入并/串轉換DPRAM， 最后在FPGA 中轉換成串行比特流發送出去。

　　系統開始工作后， 由外部的模擬視頻信號傳送給ADV 7402。ADV7402經過采樣， 量化后輸出符合要求的數字視頻數據。視頻數據流通過FPGA 的橋接送給ADV 212進行壓縮編碼。為了提高壓縮率，可以在視頻數據流流過FPGA 時， 對數據進行丟場處理， 以人為降低需要進行壓縮編碼的源數據速率。

　　壓縮好的數據再由ADV212傳送給FPGA 里面的接口控制器， 由控制器按照規定接口協議輸出壓縮數據流。

　　4 結束語

　　結合FPGA 和DSP 的高度靈活性， 利用ADV 212的多片模式和高效的壓縮性， 設計出一個壓縮/解壓縮系統， 較好的解決了高清視頻信號高壓縮、高保質難的問題， 為高清數字電視業務的啟動和普及打下了良好的基礎。