基于 KeyStone DSP 的多核視頻處理技術
加入技術交流群
2.4 多內核間的協作與同步
當多個內核處理同一視頻通道時，這些內核之間必須相互通信，才能實現對輸入數據的同步、分離或共享，合并輸出數據或者在處理過程中交換數據。附錄 A - 解碼器性能依賴闡述了將視頻處理功能劃分成多個內核的幾種算法。本文引用地址：http://www.104case.com/article/166063.htm
并行處理法和流水線處理法是兩種常用的分區算法。并行處理的范例是兩個或兩個以上的內核可以處理同一輸入通道。必須有一個不受競態條件影響的機制在多個內核之間共享信息。可將信號標用來保護全局區域免受競態條件的干擾。硬件需要支持阻塞性和非阻塞性信號標，以有效消除競態條件，即消除兩個內核同時占用同一存儲器地址的可能性。
如果使用流水線算法，一個或一個以上的內核可執行運算的第一部分，然后再將中間結果傳遞第二組內核繼續處理。由于視頻處理負載取決于處理的內容，因而這種傳遞機制可能面臨如下問題：
• 如果一個以上的內核處理流水線的第一階段，那么第 N+1 幀可能先于第 N 幀被處理好。因此該傳遞機制必須能夠對輸出/輸入進行排序。
• 即使流水線上的各內核總體是均衡的（在處理負載方面），但個別幀未必如此。該傳遞機制必須在不同的流水線階段之間提供緩沖，以使內核沒完成工作時不至于影響其他內核停滯等待。
• 如果算法要求流水線的兩個階段間能穩固實現緊密的鏈接（例如，為解決依賴性的問題），則該機制就必須能夠支持緊密鏈接與松散鏈接。
2.5 多芯片系統
實時處理超級視頻 (SVGA)、4K 及更高分辨率，或處理 5 級 H.264HP可能需要不止一個芯片一起協作。要構建一個具有超高處理能力的雙芯片系統，擁有可連接兩個芯片的超快速總線至關重要。
第三部分描述了可滿足上述所有要求及難題的 KeyStone系列 DSP架構。
3．KeyStone DSP – TI 最新多內核處理器
TI KeyStone 架構描述了廣泛應用于視頻處理等要求高性能和高帶寬的系列多內核設備。圖 2 對 KeyStone DSP進行了概括性描述。本章針對在第二部分中闡述的視頻處理硬件要求對 KeyStone DSP 特性進行了介紹。
圖 2 KeyStone DSP 方框圖
特性 新 C6x 內核 - 頻率為 1GHz 的 8 個新型 C6x DSP 內核 - 浮點處理能力 - 性能：256 GMAC、128 GFLOPS 存儲器 - 每個內核配備32 KB L1PL1D - 每個內核配備 512 KB 局域 L2 - 4MB 共享 L2 存儲器 分組加速器 開關結構和 EDMA3 外設 -帶以太網轉換器的 2x SGMII（數據/控制）– 4x SRIO，速率為 5 Gbps – 2x PCIe，2x TSIP – 16/32/64b DDR3 – EMIF-16、SPI、I2C、UART、GPIO 系統監控器 - JTAG -嵌入式跟蹤緩沖器-跟蹤端口 設備規格參數表 -功率：75 C 時 7.5 W ，105 C時為 9 W - 封裝尺寸：目標 24x24 - 40 nm 引腳工藝 - 引腳數為 841（全陣列） - 內核電壓：運用 SmartReflex 技術，1GHz時 1V；800MHz 時 0.9V。 |
多內核視頻要求 | KeyStone 的功能特性能夠充分滿足要求 |
外部 I/O 接口 - 壓縮的視頻以太網接口 | 兩個 SGMII 1G端口可支持適用于分包壓縮視頻的高比特率以太網接口。正如第二部分所述，典型的 HD 視頻需要高達 10 Mbps 的速率，以使以太網接口能夠支持多個壓縮視頻通道。此外，KeyStone DSP 還擁有分組加速器硬件子系統，可支持多個 IP 地址且能為每個內核分擔分組處理負載。 |
外部 I/O 接口 - 原始數據接口 | KeyStone DSP 擁有兩個標準的PCI Express通道。假定總線利用率為 60%，每個通道需要承載 5G 字節，這足以傳輸 YUV 域中 1080i60 的 4 到 5 個通道、D1 的 24 個通道，或 QCIF 30 fps 的超過 300 個通道。此外，KeyStone DSP 還擁有四個 SRIO 通道，其中每個通道可傳輸 5G 比特，從而使總線利用率為 60% 時，其連接性能是之前的四倍。 |
外部 I/O 接口 - 語音處理 | 兩個電信串行接口端口 (TSIP) 可提供足夠的帶寬（以每通道 32.768/16.384/8.192 Mbps 的傳輸速率以及最高 1024 DS0 支持 2/4/8 個通道）來支持與視頻應用相關的語音處理。 |
處理能力 | 首次發布的 KeyStone DSP 擁有 8 個時鐘頻率為 1.25G 的內核，因而可提供 8G 個周期。8 個功能部件并行工作，每秒可執行 64G 次運算（浮點、定點和數據移動）。此外，這個 KeyStone DSP 的新型 C66x 內核還可支持TI C64x+ DSP 內核的所有指令、TI C67x core 內核的所有指令，以及包含幾個支持四則運算和兩則運算的 SIMD 指令的其他指令。適用于操作矢量處理類型的理論操作數量是 128G甚或 256G。這些 SIMD 指令可顯著提高采用矢量處理的視頻處理算法（如運動估算、轉換和量化算法等）的效率。 |
存儲器考慮事項 － 片上存儲器 | 每個內核都擁有 32KB 的 L1 數據存儲器和 32KB 的 L1 程序存儲器。每個都可配置為純 RAM 或 L1 高速緩存，抑或二者的結合。 每個內核均擁有 512KB 的 L2 專有存儲器，其中多達 256KB 可被配置為四通道的 L2 高速緩存。另外，KeyStone DSP 還擁有 4MB 的共享 L2 存儲器。 |
存儲器考慮事項 - 外部存儲器 | 支持高達 8GB 的 DDR3，模式為 1×16、1×32 和 1×64，高達 1600 MHz 的頻率可提供每秒高達 12.8GB 原始比特率。 |
存儲器考慮事項 － 多內核共享存儲器控制器 | 2×56 比特直接連接至外部存儲器接口 (EMIF) DDR。 2×256 比特直接連接至各個 DSP。 適用于程序和數據的多重預取媒體流。 |
存儲器考慮事項 － DMA | 10 個傳輸控制器和 144 個增強型直接存儲器接入 (EDMA) 通道使得從外部存儲器讀寫數據具有高效的資源利用率。 |
內核之間的同步與全局協作 | 全硬件支持 64 個獨立阻塞和非阻塞信號標，支持直接和間接請求。 |
內核之間的緊密與松散鏈接、數據和消息傳輸 | 多內核導航器是一個硬件隊列管理器，可控制 8,192 個隊列且擁有 6 個可傳輸消息的渠化 DMA 通道。導航器可支持數據和消息在緊密或松散鏈接的內核之間進行傳遞。此外，導航器還能有助于提高數據從多個源傳輸至多個目的地的高效排序。 |
連接兩個芯片的快速總線 | 四通道超鏈接總線可提供高達每通道 12.5Gbps、總計 50Gbps 的傳輸速率。 |
表 1 KeyStone DSP 和視頻處理要求（第一部分，共兩部分）
評論