視頻信號數字化光纖傳輸實驗裝置的研制
加入技術交流群
2．3．2 同步分離部分
全電視信號中除了圖像信號外，還包含復合同步信號：由行、場和色副載波等組成；這些同步信號與圖象、聲音信號按照一定規格的國際制式編制標準構成，使得整個視頻信號完整協調統一。所以在進行傳輸處理視頻信號時，要對其中的同步信號實施技術分離，以便相應控制處理，具體電路采用LM1881集成芯片實現。該芯片可從全電視信號中提取與分離出：行和場、后延同步、奇偶場的圖像信息。圖像的復合視頻信號直接由系統的相關設備提供，芯片的BACK PORCH管腳在視頻信號消隱期間產生后延脈沖，該腳接到A／D轉換器AD9280的CLAMP端口即19腳，使A／D轉換器在信號的消隱期間處于鉗位工作模式，可將消隱電平鉗位在0電平的位置，從而使得采集處理信號時能夠正確得把握各個信號間的時序關系和邏輯關系，完成同步信號分離的功能。本文引用地址：http://www.104case.com/article/165897.htm
分離電路采用美國國家半導體器件公司出品的集成LM1881來實現，電路如圖3所示。
2．3．3 A／D轉換部分
模數轉換電路同樣采用美國模擬器件公司出品的集成AD9280來實現，其工作時鐘頻率設定為32MHZ，由FPGA提供。信號由AIN管腳輸入，D0～D7輸出轉換后的8位二進制數據。STBY和THREE-STATE腳接地，以保證芯片正常工作。CLAPMIN接地，把消隱電平鉗位為0電平，其電路如圖4所示。
2．4 信號發送部分
由FPGA處理后的數據要通過光纖發送，不需先將并行數據轉換為串行數據，再將串行數據轉換為光信號。
2．4．1 并／串轉換
電路采用串化器DS92LV1023集成芯片實現，電路如圖5所示，其對應接收端由解串器DS92LV1224集成芯片完成。DS92LV1023可以將10位并行數據轉換為串行差分數據流，該差分數據流可以由DS92LV1224還原為10位的并行數據。這一組芯片內部有鎖相環，可以為數據輸出自己匹配時鐘。串化器LV1023參考時鐘選為32MHz，數據在該時鐘頻率下輸入，其芯片內部匹配產生數據輸出時鐘，每一個10位并行數據轉換為12位串行數據，其中多出一個起始位和一個終止位，所以有效頻率為320 M。解串器的參考時鐘定為16MHz，以滿足數據傳輸需求。
由于視頻信號是實時不斷的，所產生的數據流連續進行，所以電路不能設置進入高阻態或省電模式，因此LV1023的DEN和PWRDN都置高電位。
串行數據的準確傳輸需妥串化器和解串器同步，該組芯片有2種同步方式：
1)快速同步 串化器LV1023發送一組同步信號，由連續是6個“1”和6個“0”組成，發送同步信號是由SYNC1和SYNC2控制的，當SYNC1或SYNC2置高電平持續時間超過6個時鐘周期時，則開始連續發送同步信號，當解串器LV1224接收到同步信號后便開始試圖鎖定時鐘信號，鎖定完成之前LOCK保持高電平，鎖定完成后LOCK跳變為低電平。
評論