四路低本底αβ測量儀電路設計

　　比較矩陣

　　比較矩陣對經過放大整形后的6路信號進行比較，把模擬幅度信息轉換成數字脈沖信號，每路主探頭的信號經過比較后生成3路數字脈沖信號(分別對應高、低β閾和α閾)，6路信號經過比較矩陣后共生成14路數字脈沖信號(12路主信號和2路反符合信號)。

　　設計的比較矩陣由14個比較器組成，如圖3所示。比較器選擇高速比較器LM211，該比較器輸出為OC輸出，因此可同時實現電平的轉換，直接輸出到可編程邏輯器件CPLD進行反符合和計數，工作電壓±12V，輸出電壓+3.3V。各路比較器的比較參考電壓由數模轉換器電路控制，數模轉換器選擇4路串行12位數模轉換器DAC7554，工作電壓+5.5V，輸出電壓范圍0～5V，DAC7554通過SPI接口和MCU通信。

　　可編程邏輯器件CPLD

　　可編程邏輯器件CPLD實現反符合電路和計數電路，反符合電路對各路脈沖信號實現寬窄不同的單穩信號整形，把主探頭信號轉換成窄脈沖的主信號，把反符合探頭信號轉換成寬度為主信號兩倍的反符合信號，以便于對主信號的反符合，消除由于主信號放大通道和反符合信號放大通道時間常數的差異引起的信號輸出時間上的偏差，以實現反符合的準確有效。計數電路用于各路信號的計數和鎖存，便于MCU讀取。具體如圖4所示。

　　可編程邏輯器件CPLD對比較矩陣的14路數字脈沖信號的進行反符合處理和α/β閾處理，產生8路(分別對應每路主探頭的αβ信號)計數脈沖，再以8路計數脈沖作為計數器的時鐘信號，進行計數處理，計數結果存放在8個寄存器(16位寬)中，MCU可以定時的讀取。另外可編程邏輯器件CPLD還實現比較矩陣每路比較閾值的設置和高壓模塊的高壓設置。CPLD采用Altera公司的MAXⅡ系列低功耗CPLD，型號為EPM570，144管腳封裝，具有570個邏輯單元^[4]。

　　微控制器MCU

　　MCU是儀器的控制中心，完成高壓參數和比較閾值參數的配置以及測量數據的讀取和發送，并接收主機送來的命令參數。

　　MCU采用最新的ARM CORTEX-M3內核的STM32單片機，型號為STM32103VBT6，主頻為72MHz，128K字節FLASH，20K字節RAM，100管腳封裝。該系列具有功耗低，處理能力強等特點^[5]。STM32的SPI1和數模轉換器DAC7554連接，采用軟件片選信號;UART1實現和計算機的串口通信，同時實現BootLoader功能，用于程序下載;PortC和PortD與CPLD連接，PortC用作地址線，PortD用作數據線，設為開漏輸出模式，在需要讀取數據時，輸出全置1，模擬實現數據總線功能，這樣不需要在輸入輸出時進行端口模式切換，提高了效率和可靠性。

　　單片機固件開發采用嵌入式操作系統，將整個系統劃分為三個并行存在的任務層，按其優先級從高到低順序排列依次是：數據采集計算任務、串口通訊任務、狀態顯示任務等，嵌入式操作系統按優先權的高低對各任務進行任務調度。