基于FPGA二次群分接器的實現(xiàn) 作者： 時間：2009-11-24 來源：網(wǎng)絡 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> VHDL語言代碼實現(xiàn)如下程序段：一根據(jù)div的值動態(tài)調(diào)整clk2048的頻率，實現(xiàn)負碼速調(diào)整6．結(jié)論 本文對二次群的分接處理，提出了一種基于FPGA的方案，介紹了二次群的幀結(jié)構(gòu)，給出了幀頭捕獲、幀丟失告警、負碼速調(diào)整等VHDL語言的關鍵程序。在QUARTUSII軟件中編譯完成，資源僅占用三十多個LE，給二次群設備的設計提供了一種參考，具有很高的應用價值。 上一頁 1 2 3 下一頁
加入技術(shù)交流群
評論