觸摸屏控制器芯片中的高精度低功耗ADC設計
加入技術交流群
版圖實現及電路仿真分析
如圖5所示,版圖采用SMIC 2P2M 0.35μm CMOS工藝實現,面積為1600x1700um2。本文引用地址：http://www.104case.com/article/162538.htm
圖5 觸摸屏控制器版圖設計結果
采用Cadence環境下的Spectre和Spectre Verilog仿真工具進行仿真。提取版圖寄生參數,得到圖1中A、B點的寄生容值分別為212.11fF、278.53fF。根據式(6)可得優化后的耦合電容值CS為1.72pF。
為了測量ADC的DNL和INL,給ADC加了斜波信號?？梢詮姆抡鎴D中輸出數字碼的文本文件,利用該文件可以通過Matlab程序繪圖并計算其DNL和INL值。繪圖結果如圖6所示,經計算DNL為1/4LSB,INL為-1LSB。
圖6 ADC全范圍仿真圖
從圖6中可見,ADC輸出了4096個臺階,即完成了12位的A/D轉換。
對SAR ADC功耗進行測試,測試結果如表2所示。
表2不同電壓下SAR ADC功耗測試結果
結語
通過對電荷按比例縮放式DAC組合結構中寄生電容對耦合電容影響的分析,給出了耦合電容值的優化設計方法,通過開關電容比較器結構,消除了比較器的失調電壓。優化后的SAR ADC電路滿足二進制權重關系,轉換結果達到了12位的轉換精度。并且成功利用電壓基準電路模塊,使ADC工作在睡眠/喚醒兩種工作模式下,電路功耗大大降低。在時鐘頻率為2MHz情況下測試,SAR ADC功耗小于1mW。結果表明,本文設計的基于觸摸屏控制器的SAR ADC電路功耗低并具有較高精度,可以應用在任何中等精度、中等轉換速率的場合,并且對觸摸屏控制器的優化設計具有很好的指導作用。
評論