精密交流電源中的數字控制

根據實現功能的不同，本系統由上位機模塊、下位機模塊和通信模塊三個部分組成。其中上位機模塊負責對主電路的全方位監控及對各路參考信號基準源的幅度、頻率、相位進行調節；下位機模塊由多路高速并行D/A輸出精密參考信號；通信模塊主管上位機與工控機之間的信息交流以及上位機和下位機之間的數據傳送及共享。

2.3 DDS數字波形生成

本系統應用DDS技術實現CPU控制的電源基準波形。其原理框圖如圖3所示。

圖3 DDS原 理 框 圖

首先，將單位振幅正弦波的相位在2π弧度內分成2A個點（即最小相間隔θmin=2π/2A）經離散量化后存入ROM，構成正弦表。通過相位累加器把頻率碼變換成相位取樣值。在時鐘（基準頻率）控制下，相位累加器以Δθ（=nθmin,n=1,2...）為增量遞增，其輸出的相位數據對ROM尋址，查出的函數值經D/A變換器變換成量化正弦波，經低通濾波器可得正弦波電壓。最后輸出頻率為

f0=K·

式中：f0為時鐘頻率；

K為頻率碼；

2A為EPROM存儲波形的最大點數。

頻率的分辨率為

f0min=

當D/A轉換器以每秒Nf速率從寄存器單元取數（N是一個信號周期里的采樣點數），輸出正弦波頻率是f，頻率分辨率為f1=（Nf）/2A。如果存的波形點數為p2A，并以整數p為間隔來取數據（從k跳至k＋p）,就可以不改變D/A刷新頻率而保持信號頻率仍為f。同時輸出正弦波的頻率分辨率提高了p倍，即f2=（Nf）/p2A。這說明，如果選擇一個存儲空間比較大的寄存器，就可以克服CPU時鐘頻率的限制。其實質就是將時間上所面臨的困難轉到寄存器內存空間上解決。

實際寄存器空間可能仍不夠大，可以采用插值等方法解決。由于單片機系統資源的限制，進行插值計算也比較困難。假設輸出1Hz時要求的分辨率達到1‰即0.001Hz，EPROM中存有64k波形點，時鐘頻率為10k，那么實際可達到的分辨率僅為fmin==0.15Hz，遠遠不能滿足要求。因此，本文提出了一個折衷的方法，即虛擬空間法。進行DDS計算時，假設系統有16384k（224）的存儲空間（虛擬空間，即存儲的正弦波點數）。

頻率控制碼：K=fo＊224/fclk（fo，fclk分別為D/A輸出和計算機時鐘的頻率）每累加一次，將相位累加器的低8位舍去后作為相位地址傳給下位機，下位機再依此地址在64k（216）EEPROM中取數送D/A輸出。當相位累加器的第8位沒有發生變化（進位加1），則仍保持上一次的地址值輸出（相當于四舍五入），而下位機也仍然取同一地址中的值輸出。通過四舍五入的辦法用最近的點代替實際輸出，精度上能符合要求，且大大簡化了程序，并且用較小的存儲空間實現了高精度的波形合成，將輸出分辨率提高到fmin===0.0006Hz，比原來增加了250多倍。圖4為波形合成的系統結構。

圖4 DDS實 現 的 系 統 結 構

由上位機（CPU）根據工控機傳送來的工作參數，按DDS原理進行計算，得到各點的相位地址，通過雙口RAM送給下位機。同時將相應幅值通過D/A-Ⅱ輸出作為下位機D/A-Ⅰ的參考電壓。下位機（CPU）D/A-Ⅰ以一定的刷新頻率（時鐘頻率）對各路進行查表，輸出所需要的可調幅、調頻、調相的正弦波形。正弦波數據被存在空間大小為32k的EEPROM中（實際存儲1/2周期波形）。

2.4 提高精度的其它手段

1）利用數字電位器為DC/DC變換器提供參考信號，產生協調直流母線電壓的控制信號。XICOR公司的X9241數字電位器具有四個非易失性數控電位器，利用I/O口模擬I2C總線，能十分方便地對主電路母線電壓進行調節。目前本文實驗的交流輸出幅值（x）與數字電位器輸出值（y）之間的關系為y=ax＋b，輸出的直流給定信號與交流輸出成線性關系，使逆變級母線電壓與輸出值隨時匹配，大幅壓縮了輸出級的開關紋波。輸出偏置值b使得輸出低電壓、電流值時母線電壓仍能保證輸出級正常工作。

2）利用切換傳感器采樣電阻可以改變采樣范圍，對輸出進行分級管理。通過8255擴展I/O口設置分檔標志，將輸出分成若干檔。例如，三相可調電壓源輸出范圍為2～100V，則根據精度要求分為兩檔，2～30V和30～100V。本系統幅度控制D/A分辨率為212，每檔分辨率均可達到1/212，即調節細度最小能達到0.0005V。將單片機資源和硬件電路資源充分結合，大大提高了系統調幅精度。

3 實驗結果

3.1 電源達到的技術指標

1)頻率范圍 0.2～400Hz，調節細度1‰；