基于FPGA和USB 2．0的數字圖像采集系統設計

將要初始化的寄存器地址以及所要設置的值直接存放于parameter定義的參數中；在上電時，通過I2C程序將這些寫到OV7620當中，實現圖像傳感器的初始化工作。

3 CY7C68013A芯片SLAVE FIFO模式固件編寫
由于系統用于圖像的采集，具有數據量大，實時性要求高的特點，因此采用USB 2．0接口，以便能滿足實時，高速的數據傳輸。為了達到最快的傳輸速率，使用SLAVE FIFO模式，在該模式下，USB芯片的數據傳輸不需要8051的參與，便于大量連續的數據傳輸，在這種模式下需要有一個外部的控制時序，而FPGA恰能提供相關的時序，同時為了能夠與圖像數據同步，采用外部輸入時鐘，同步傳輸方式，采用8位數據傳輸。在該應用中，寄存器EP2CFG配置了端點2作為IN端點傳輸FPGA來的數據至上位機，寄存器EP2FIFOCFG使能自動傳輸；寄存器EP6CFG配置端點6為OUT端點，寄存器EP6FIFOCFG使能自動傳輸；并在寄存器FIFOPINPOLAR中設置了端點的滿標志為高電平有效，這是由于在剛上電下載完FPGA程序后，FPGA即對圖像進行采集并存儲至SRAM當中，而上電時FPGA的引腳默認為高電平，如果沒有設置高電平為EP2的滿有效，則在下載USB固件之前FPGA會誤認為是USB的端點一直處于非滿狀態而一直傳送數據，這樣，在下載完USB固件后，主機端所得到的圖像就不能保證它是從一幀圖像的第一個數據開始傳輸而是與下一幀的圖像有一定的錯位。在設置EZ-USB FX2LP為SLAVE FIFO模式的過程大致是：配置IFCONFIG[1：0]=11，先把SLAVE FIFO模式；復位相應端點，即使用FIFOREST寄存器；配置所要用的端點大小，類型，以及傳輸方向，使用EPxCFG，式中x代表2，4，6，8；設置各端點的空標志，滿標志和可編程標志值，使用PINFLAGAB和PINFLAGCD寄存器；配置是否使能自動傳輸以及傳輸的位寬，使用EPxFIFOCFG，式中x代表2，4，6，8；本應用中的USB固件程序的部分代碼如下：


4 FPGA對圖像數據的采集、存儲及對USB的傳輸控制
4．1 FPGA對圖像的采集控制
FPGA對圖像的采集控制是通過OV7620的VSYNC，HREF，PCLK三個源同步時序信號來對圖像進行采集。首先是在1個狀態機中檢測VSYNC信號，當VSYNC的高電平來臨時，初始化所有的內部寄存器，包括SRAM的地址寄存器，SRAM的寫控制信號，數據總線讀寫方向的選擇信號，USB的寫使能信號，內部計數寄存器等；等VSYNC來臨之后，表示新的一幀開始了，接下來等待圖像的行信號使能來臨，當HREF到來之后，就可以將圖像的數據寫進SRAM當中了，這個寫過程需要兩個CLK，在第一個時鐘周期中更改SRAM的寫地址，第2個CLK周期將連接在數據總線上的圖像數據寫進SRAM中，同時對內部的圖像計數器進行計數，這個過程中要在HREF為高電平的時候進行存儲；當計數達到一幀，也就是153 600 B的時候結束采集的過程，并更改相應的控制信號，準備USB的操作信號，進行FPGA對USB芯片的控制，將SRAM當中的一幅完整的圖像能過USB傳至USB當中，整個采集與傳送的狀態流程如圖5所示。

4．2 FPGA對USB芯片的控制
在FPGA完成了一幅圖像的采集并將圖像的數據存儲在片外的SRAM當中以后，接下來要做的事情就是將所存儲的圖像傳給USB芯片，這個過程當中，FPGA要控制SRAM的寫信號，同時使能數據總線的方向為輸出方向。FPGA對USB的寫首先是花費一個CLK的時間從SRAM當中取出一個數據，之后在第2個CLK時間內判斷它的端點滿標志，如果USB端點已經滿了，則等待，如果非滿，則拉低寫信號使能信號同時地址計數器加1，返回上一個取數據的狀態繼續取下一個數據，直到傳完一幅圖片，之后返回初始的狀態重新等新的一幀開始信號的到來。