一種新型的鎖相技術―柔性鎖相環路及其控制方案研究

摘要：動態電壓恢復器（DVR）是一種新型電能質量調節裝置，它能有效抑制電網電壓波動對敏感負載的影響。介紹了應用于DVR的一種新型的鎖相技術—柔性鎖相環路〔soft phase locked loop(SPLL)〕和以此為基礎的控制方案。

關鍵詞：動態電壓恢復器；鎖相技術；電壓跌落

1 概述

動態電壓恢復器（dynamic voltage restorers簡稱DVR）是一種保證電網供電質量的新型電力電子設備，主要用于補償供電電網產生的電壓跌落，閃變和諧波等。它的基本結構和在電網中的接入方式如圖1所示。DVR本身相當于一個受控電壓源[1]，它可在電源和敏感負載之間插入一個任意幅值和相位的電壓。當電源電壓畸變時，通過改變DVR的電壓，達到穩定敏感負載電壓的目的。

圖1 動態電壓恢復器的結構和連接圖

DVR的主要補償對象是電網電壓的跌落，閃變和諧波，因此，要求其控制系統應具有足夠的響應速度，同時，對畸變的輸入電壓應具有很強的抑制作用。本文提出的基于瞬時無功理論[3]的柔性鎖相環路（SPLL）[4]和以此為基礎的控制方案能夠很好地達到這一要求。

2 柔性鎖相環路

為實現以DVR補償電源側畸變電壓的目的，則獲得電源側電壓的相位是首要的任務。獲得相位信息的方法有過零比較，最小二乘法，小波分析等多種方法。過零比較結構簡單，實現較為容易，但動態響應速度慢，對畸變電壓的抑制較差；最小二乘法動態響應速度快，能準確地鎖定正序電壓的相位，但輸入電壓存在諧波時性能較差；小波分析性能較好，但結構復雜，實現起來較為困難。

本文介紹的SPLL結構比較簡單，動態響應速度快，對畸變輸入電壓有很強的抑制作用。

SPLL的基本結構如圖2所示。把三相輸入電壓采樣后做32變換，即把電壓轉換到αβ坐標系中。再經pq變換得到u_q，變換所使用的角度是鎖相的輸出θ^＊，u_q的值代表輸入電壓a相相位和鎖相輸出相位θ^＊的差，然后利用一個PI環節將該差調整到零，從而達到相位捕獲的目的。下面對原理做詳細闡述。

圖2 SPLL的控制流程圖

如果輸入三相電源電壓中僅含三相基波正序，則設輸入三相電壓為

u_a=U_sin(ω₁t＋φ)

u_b=U_sin(ω₁t－＋φ)（1）

u_c=U_sin(ω₁t－＋φ)

式中：ω₁為角頻率；

φ為相位。

經過C₃₂變換由三相變至兩相，有

==（2）

如果，此時鎖相環輸出的角頻率為ω，相位為0，則利用鎖相環輸出的角度進行pq變換，有

==（3）

頻率沒有鎖定時，u_q是一個交流分量，在頻率鎖定，相位沒有鎖定時，它是一個直流分量，其大小代表鎖相輸入與輸出之間的相位差信息。在頻率，相位完全捕獲的情況下，有ω₁=ω，φ=0，此時u_q=0，它是恒定的直流分量，而且它并不隨電源電壓幅值的變化而變化。可以看出，只有頻率和相位完全捕獲的情況下才有u_q=0，所以通過把u_q調節為0，就可以達到鎖相的目的，該結構利用PI環節達到這一目的。同時，因在數字系統中正弦和余弦的值靠查表得到，所以θ^＊的值不能太大，故每隔一個工頻周期復位一次。