基于AD9857的偽隨機碼調相雷達發射硬件平臺的設計

　　雷達發射過程：先由可編程邏輯器件(FPGA/CPLD，下同)編程產生一m系列偽隨機碼調相脈沖信號，經AD9857數字正交上變頻器上變頻到40.5MHz后，經過濾波、功率放大和混頻后得到射頻信號，再由射頻端電路和功率放大后，饋送到天線發送出去。雷達接收過程：天線接收到的回波信號先經射頻端電路濾波和放大后，與本振信號混頻得到中頻信號，再經濾波放大和模數轉換后送入數字下變頻器降速處理得到低速的數字基帶信號，最后送給可編程邏輯器件進行相關的處理。與此同時，可編程邏輯器件處理后的信號經VXI(VME Extension for Instrumentation)總線送入PC主機。這種設計的最大好處就是發射脈沖編碼信號由可編程邏輯器件編程產生，修改靈活，并且接收到的回波信號的處理以及和VXI總線的接口電路都可在可編程邏輯器件中一起設計，大大提高了系統的集成度，充分體現了軟件無線電思想的優勢。
2 雷達發射部分設計
　　根據上述的雷達發射原理，基于AD9857數字正交上變頻器的偽隨機碼調相體制雷達發射部分的設計方法是：整個設計選用Altera公司的FLEX10K系列芯片，在MAX+PLUSII開發環境下進行。FLEX10K系列可編程邏輯器件內的設計主要包括：m系列偽隨機碼調相信號系列的產生模塊、AD9857的控制及串口寄存器配置模塊、VXI總線接口模塊三大部分。三大模塊的設計是整個發射部分設計的重點和難點，同時也是關鍵技術所在。設計采用硬件編程語言VHDL文本輸入和原理圖輸入相結合的設計方法。發射部分原理圖如圖2所示。

2.1 FPGA內各模塊的設計
2.1.1 m系列偽隨機碼調相模塊的設計
　　在通常的單頻脈沖雷達系統中，采用寬度為?子、周期為T的單脈沖對頻率為f0的正弦或余弦載波進行幅度控制得到脈沖調幅波。簡單的脈沖雷達雖然可以獲得很高的收發隔離以及很高的距離分辨率，但是它有一個很明顯的缺點，就是距離分辨率和實際最大探測距離之間存在著矛盾。因為如果距離分辨率很高，則發射脈沖的寬度?子很小，工作比率很低，平均發射功率也就很低，從而導致實際探測距離減小[3]。相反，若通過增大脈沖功率來提高雷達系統的最大探測距離，則會增大發射機的難度，同時也增加了故障率。
　　為了解決上述矛盾，因而產生了脈沖壓縮技術。脈沖壓縮技術是使雷達系統發射寬度相對較寬而峰值功率較低的脈沖，利用該技術既可增大系統的最大探測距離，又不增加發射機的難度。脈沖壓縮技術是通過在發射部分對載波編碼擴頻，然后在接收機中對回波進行壓縮處理實現的。目前的脈沖壓縮方法一般采用線性調頻中斷連續波(FMICM)和偽隨機碼調相中斷連續波2種波形。新一代高頻地波雷達系統將采用偽隨機碼調相連續波。
　　在偽隨機碼調相體制中，一般采用m系列的偽隨機碼。m序列是一種相當重要的偽隨機序列，被廣泛地應用在雷達系統和擴頻通信等場合。m系列的特性：(1)具有隨機序列的隨機特性（即統計特性）。(2)是一個預先可以確定的，并且可以重復實現的確定序列。(3)有很好的自相關特性，它的自相關函數只有2個不同的值，即有雙值自相關函數特性。(4)具有相同級數的線性移位寄存器可產生的最長序列。本設計采用的就是m系列偽隨機碼。
　　m系列偽隨機碼調相模塊主要由如圖3所示的部分組成。先由一分頻器產生m 系列產生頻率和調相器的工作頻率。這一部分的設計要綜合考慮其他部分的工作原理。因為調相器中的正弦和余弦采樣離散點值的地址產生頻率要取為m系列產生頻率的100倍，所以分頻器要先使clock進行100次分頻，分頻后的頻率作為m系列產生時鐘頻率，而clock作為正弦和余弦離散采樣點值的取值地址產生頻率。

　　高頻地波雷達系統中初步采用8級，也就是28－1＝255個碼長的m系列，每片碼元長度取為Te＝64μs。由于級數比較多，所以宜采用文本輸入的方式產生該m系列。根據m序列的特征多項式系數與m序列產生器反饋系數的關系，可以組成一種各級系數分別是：c0=c4=c5=c6=c8=1，c1=c2=c3=c7=0[4]的8級m序列產生器。