Virtex-5FPGA設計Gbps無線通信技術設計計算

國際電信聯盟（ITU）已將3G之后的未來移動通信技術正式定名為IMT-Advanced，在2007年世界無線電大會為之分配了新頻段，并已經在2008年開始征集標準提案。中國也通過IMT-Advanced推進組開始為ITU技術提案征集的準備工作[2]，提出國內技術提案應具有高頻譜效率、低系統時延等特點，主要技術指標應達到：5－100MHz的可變系統帶寬；在固定和低速移動情況下支持1Gbps的峰值速率，在高速移動情況下支持100Mbps；基站側最多8根天線，終端側最多4根天線；在移動性上最高支持500km/h的移動速度。

隨著技術研究與提案工作的進行，基站系統的研發也已經開始。本文研究工作依托于國家“863”計劃Gbps無線傳輸關鍵技術與試驗系統研究開發項目，研制面向LTE-A、IMT-Advanced等未來移動通信標準，能夠驗證相關技術并達到標準技術指標的新型移動通信基站原型。

Gbps無線通信系統的算法鏈路設計

為滿足未來移動通信標準的需要[3]，在算法鏈路上Gbps系統采用時分雙工（TDD）、多天線（MIMO）、空時編碼、正交頻分復用（OFDM）、高階調制和LDPC編碼等高性能物理層傳輸技術，以實現Gbps系統所需的高數據速率業務傳輸和高頻譜效率。以頻分、時分為主的多址方式實現，能夠在多天線環境下對無線資源進行靈活調配，在兼顧實時話音傳輸的同時，最大程度上滿足分組數據傳輸的需要。

具體而言，Gbps系統使用3.4GHz頻段，實際帶寬100MHz，移動臺采用2發4收的天線，基站采用4發8收的天線，OFDM子載波數為2048子載波，有效為1664子載波。圖1是Gbps無線傳輸系統的算法鏈路示意圖。

圖1Gbps無線傳輸系統算法鏈路

Gbps基站系統的設計實現考慮

移動通信基站往往在一個站址上同時有GSM、TD-SCDMA等多種標準的基站，越來越多地呈現多標準共存的局面，基站研發應當著眼于降低建設、運營維護和升級成本。對此，Gbps無線通信基站應當采用可重配置方式，在支持Gbps無線傳輸的同時能夠兼容未來的LTE-A、IMT-Advanced標準，實現平滑演進。

從實現技術上看，實現信號處理算法并支持可重配置需要可編程的處理器件，現代基站系統廣泛采用的可編程處理器以DSP和FPGA為主。盡管高端多核DSP的工作時鐘頻率已經提升到1.2GHz，在TD-SCDMA基站中得到廣泛應用，但還是無法滿足Gbps系統中同步、MIMO、LDPC等算法對信號處理復雜度和實時性的要求。因此，Gbps項目需要采用大容量的高性能FPGA來作為復雜算法的承載平臺。

從基站系統的互連與數據傳輸機制上看，互連連接所有的無線接口、網絡接口和計算資源，傳輸代表計算任務的數據，是使基站系統成為整體、協調運行的關鍵要素。由于MIMO算法需要多天線輸入數據到多基帶處理芯片的傳輸，應當采用以交換式互連網絡和分組數據傳輸機制，更好滿足未來基站系統中MIMO、并行處理、動態可重配置、計算資源動態調度等的需要。

綜合以上設計實現考慮，經過綜合調研考察，Gbps項目決定采用Xilinx公司Virtex-5系列FPGA構架硬件系統平臺[4]，承載復雜的信號處理算法，采用串行RapidIO[5]技術作為板間高性能互連，采用千兆以太網（GE）連接業務服務器及LMT計算機。

Virtex-5FPGA介紹

Virtex-5系列FPGA是Xilinx率先發布和量產的65nm平臺FPGA，目前包括LX、LXT、SXT、FXT及TXT等面向不同應用的多個子系列。

Virtex-5系列FPGA最高工作時鐘可以達到550MHz，總邏輯單元數多達330,000個。提供了高達11.6Mbit的靈活嵌入式BlockRAM，能有效地存儲和緩沖各種運算數據。多達640個

增強型嵌入式DSP48Eslice塊，可以滿足高性能DSP算法加速的需要，實現352GMACs的性能。Virtex-5FXT系列FPGA提供多達兩個標準的PowerPC 440處理器模塊，每個處理器在550 MHz時鐘頻率下可提供1,100 DMIPS 的性能。利用PowerPC 440嵌入式處理器模塊，可快速方便地實現Gbps基站中復雜的控制和通信協議處理。

Virtex-5系列FPGA集成100MbpsC6.5Gbps的高性能收發器，配合FPGA內部編程實現的串行RapidIO邏輯層模塊可以實現芯片間和板間高性能的數據交換互連。集成符合IEEE802.3標準的10/100/1000Mbps以太網MAC硬核，連接外部GEPHY或直接使用FPGA本身的GTP/GTX，就可以實現高性能的千兆以太網接口。