基于FPGA的RFID讀寫器設計
加入技術交流群
射頻接口MF RC500芯片上帶有A0、A1、A2三根地址線，用于對內部寄存器的尋址，同時DO～D7八根數據線支持地址線、數據線復用。在本設計中不采用數據線、地址線復用的接法，采用獨立的數據線、地址線的接法。芯片內有64個寄存器，由處理器向芯片相應的寄存器位配置數據；由處理器讀取寄存器的相應狀態標志來監控芯片當前所處的狀態，從而決定下一步的操作。由于片內的64個寄存器尋址需要6根地址線，當采用獨立的地址線時，由于地址線只有3根，支持不了64個寄存器的尋址，為此芯片采用了分頁機制。64個寄存器被分成8頁，每頁8個，3根地址線恰好可以實現對每一頁內的8個寄存器尋址，而對于寄存器頁的選擇，需要配置Page寄存器的0、l、2位。Page寄存器的第7位用來選擇是否采用獨立的地址線，芯片復位后，Page寄存器的默認值為80H，即默認采用獨立的地址線尋址方式，Page寄存器的0、l、2位僅
當第7位為1時才有效。芯片上的雙向數據線DO～D7同處理器的I／O口直接相連，用來實現芯片間數據的雙向并行傳輸。
1．2 天線
天線在整個系統中起著重要的作用，在非接觸式卡與讀寫器之間的能量與數據傳遞要通過天線線圈產生的磁通量實現。可以選擇2種不同的天線連接到讀卡器上：50 Ω匹配的天線或者直接匹配的天線。本方案中采用的是YW-300天線，工作距離可以達到10cm。
1．3 數字模塊
數字模塊由處理器、存儲器組成。處理器的功能有：實現與PC機通信，接收PC機命令并完成解析；將送來的EPC卡號加算CRC校驗上傳PC機；解決多卡碰撞，實現多卡讀取；實現對射頻模塊的鎖相環頻率控制以及功率控制。
FPGA的工作過程：上電復位后，接收上位機初始化配置命令和數據，進行相應配置；若有命令傳送過來，則通過接口模塊接收上位機傳送過來的命令；命令接收完后，進入指令分析狀態，對接收到的命令進行分析判斷。
在主控狀態機的控制下，發送模塊將把命令和內容組成數據塊，進行基帶編碼、循環冗余校驗生成，并打包成符合協議規定的數據幀，傳送給射頻收發模塊，由其完成對信號的調制、放大、發射。電子標簽根據接收的數據幀，進行指令分析，根據指令執行相應的功能。接收模塊檢測回波數據，當檢測到回波數據的幀頭有效時接收數據。同時將接收到的數據送CRC校驗模塊校驗，校驗成功即產生CRC OK=‘1’表示讀卡成功。
1．3．1 發送編碼模塊
在ISO／IECl4443 Type A協議中，讀寫器到標簽的通信采用改進的Miller編碼方式，其標準中定義了三種序列：(A)經64個時鐘后應有一個凹槽；(B)1個位內(128個時鐘)沒有調制；(c)1個位起始時有一個凹槽。這三種序列用于進一步編碼。邏輯1用序列(A)表示。邏輯0通常用序列(B)表示，但在a．有兩個或兩個以上連續的0時，從第二個0開始要用序列(c)來表示所有相連的0；b．直接與起始幀相連的所有0用序列(c)表示。通信開始用序列(c)表示。通信結束用邏輯0跟序列(B)表示。無信息用至少兩個序列(B)表示。如圖2所示改進的Miller編碼波形。本文引用地址：http://www.104case.com/article/157117.htm
從波形中可以看出，若輸入1，則64個時鐘后輸出一個脈沖，若輸入0，則128個時鐘內沒有脈沖輸出，而當有兩個連續的0輸入時，則在第二個0起始處輸出一個脈沖。通過對照理論波形，可以看出編碼完全正確，符合設計要求。
1．3．2 接收解碼模塊
在射頻收發模塊中進行解調處理而得到的基帶信號將被送入FPGA進行Manchester解碼、CRC校驗，并在主控狀態機的控制下通過RS232將數據傳送給上位機。在ISO／IECl4443 Type A協議中，電子標簽到讀寫器的通信采用Manchester編碼方式，其編碼規則是：某比特位的值由該比特長度內半個比特周期時電平的變化來表示，負跳變表示‘1’，正跳變表示‘0’。Manchester解碼即對Manchester編碼信號位的1／4和3／4處采樣，若采樣結果為(1，0)，則解碼數據為1；若采樣結果為(0，1)，則解碼數據為0。如圖3所示Manchester解碼波形。輸入數據為
l00100l1，解碼所得數據為147，用二進制表示也即100100ll，可見解碼完全正確，符合設計要求。
評論