利用以太網硬件協仿真接口實現便捷和高帶寬的仿真

　　
基準測試
　　
對5×5濾波器設計示例進行了編譯以便實現點對點以太網硬件協仿真，并利用Xilinx ML402開發板對其進行了協仿真。我們對硬件仿真速度與軟件仿真速度進行了比較。基準程序特別考慮了每秒被讀回的已處理幀的數目，并將結果同單個幀的濾波操作所耗費的軟件仿真時間進行了比較。
　　
圖6總結了與純軟件仿真相比，以太網協仿真所實現的仿真加速。結果表明，仿真速度提高了大約50到1,000倍。在現實設計中，速度的提高幅度取決于多種因素，這些因素包括：設計的復雜程度、I/O端口的數目和I/O數據的流量等。圖6還顯示，和以太網設置有關的另外兩個重要因素——鏈路速度和可允許的最大幀尺寸——也能影響到協仿真的性能。
　　
隨著鏈路速度的提高，我們發現仿真所用的時間大大縮短，這是因為有更多的帶寬可用于協仿真的數據。另外，如果開通千兆位級以太網的巨型幀支持功能（為保證突發數據傳輸的效率最大化，加大了可允許的最大幀尺寸），協仿真的性能可得到進一步的提升。

　　
結論

System Generator for DSP的以太網硬件協仿真接口，為在Xilinx ML402平臺上進行視頻和圖像處理應用仿真提供了一個便捷和高帶寬的解決方案。該類接口為對遠程FPGA平臺進行仿真，或者為了實現更高的性能，對那些直接通過以太網電纜連接主機的開發板進行仿真創造了條件。借助System ACE解決方案，設計人員可以通過以太網完成器件配置，消除了對二次編程電纜的需求。正如基準測試結果顯示的那樣，該接口能夠大幅度提高仿真速度。