基于Altera FPGA的千兆以太網實現方案

　　整個配置界面可將IP核配置為所需模式并進行IP核參數設置，將IP核設置為千兆以太網MAC模塊，內部提供FI—FO模塊。可選的PCS模塊由PHY器件提供，這個界面分為4個配置頁面，描述如下：

• Core Configuration：核配置選項，配置以太網功能模塊，是否包含PCS模塊、FIFO模塊，配置接口類型、端口數等；
• MAC Options：MAC配置選項，配置MAC模塊功能；
• FIFO Options：FIFO存儲器選項，可設置FlFO存儲器類型以及存儲器數據長度；
• PCS／SGMII Options：物理介質接入層模塊配置頁面，配置物理層。

• 　　相應的接口信號包括：控制接口信號，復位信號，MAC系統端信號(包括接收接口信號和發送接口信號)，MAC以太網端信號(包括GMII模塊信號和PHY管理接口信號)。

　　表1中描述了MAC以太網端GMII模塊信號、接口信號，其余信號參考千兆以太網用戶手冊。GMII模塊的接收信號一般直接連到PHY器件，負責與PHY器件的數據交互，其信號與PHY器件接口一一對應，如表1所列。

　4 物理層(PHY)器件

　　Ahera公司的千兆以太網MAC核默認支持的物理層器件有支持10/100 Mb／s的National DP83848C，支持10／100／1 000 Mb／s的National DP83865，Marveil 88E1145以及支持雙物理層和10／100／l 000 Mb／s的Marvell 88E1111。在此，選擇National DP83865為PHY器件。

　　MAC核與吉比特PHY器件通過GMII接口的連接如圖4所示。