實現USB3.0物理層中彈性緩沖的設計方案

　　2.3 彈性緩沖機制

　　彈性緩沖本質上是讀寫同時受控的異步FIFO，常半滿（normal half full）FIFO，其深度為16，首先要寫滿8個有效數據，并一直維持在半滿的狀態。因此在正常情況下，FIFO一直處于或接近半滿狀態，當讀寫時鐘一樣快慢的時候，FIFO中有8個有效數據。

圖 3 常半滿讀寫同等速率

　　當讀時鐘快于寫時鐘，讀出的數據多于寫入的數據，常半滿模式可能導致FIFO中的數據數量少于8，甚至有可能被讀空。如下圖所示，在出現SKP窗口的時候，FIFO中的有效數據為4，比常態少4。所以此時，彈性緩沖應該添加4個SKP，使得FIFO維持半滿，以此來調節時鐘。此時讀指針向前跳躍4個間隔，并且當讀指針讀到跳躍區間時，完成SKP添加。

圖 4 常半滿模式讀快于寫

　　當讀時鐘慢于寫時鐘，寫入的數據多于讀出的數據，常半滿模式可能導致FIFO中的數據數量多于8，甚至有可能被寫滿。如下圖所示，在出現SKP窗口的時候， FIFO中有效數據為10，比常態多2. 所以此時，彈性緩沖應該刪除2個SKP，使得FIFO維持半滿，以此來調節時鐘。此時寫指針應該暫停2個時鐘周期，完成SKP刪除。

圖 5 常半滿寫快于讀

　　3.彈性緩沖結構

　　常半滿模式下彈性緩沖的結構設計，可以分為接收時鐘域控制、系統時鐘域控制、閥值檢測與同步。接收時鐘域控制包括，寫控制與寫指針控制。系統時鐘域控制包括讀控制與讀指針控制。閥值檢測與同步包括SKP添加刪除閥值與時鐘域之間的同步。

圖 6 常半滿模式彈性緩沖結構