TMS320TCI6612/14 助力小型蜂窩基站實現高性能

該 TCI6612/14 與之前推出的 TCI6616 和 TCI6618 無線基站 SoC 軟件兼容，設計人員可輕松設計出支持所有 2G、3G 以及 4G 標準的多模式基站。這種高靈活性不僅可幫助 OEM 廠商簡化升級到 4G 的工作，同時還可幫助基站 OEM 廠商以比同類競爭解決方案更低的成本在更短的時間內開發出更豐富的解決方案。TCI6612 與 TCI6614 引腳兼容，可幫助制造商在單個硬件設計的基礎上，提供多種量身定制的解決方案。

專為小型蜂窩基站精心設計的 TCI6612/TCI6614 高性能解決方案

TCI6612 和 TCI6614 SoC 專為小型蜂窩無線基礎設施基帶應用而精心設計，堪稱小型蜂窩基站的理想解決方案。此外，這兩款 SoC 還可實現支持 GSM、CDMA、WCDMA、TD-SCDMA、WiMAX、FDD-LTE 以及 TDD-LTE 等應用的基帶解決方案。TCI6612 和 TCI6614 代碼向后兼容，不但支持軟件重復使用，還可維護增值設計與 IP，從而可簡化從 C6000TM DSP 的升級。此外，TI TCI6612 與 TCI6614 還充分利用 KeyStone 架構進行擴展，能夠滿足從單區段小型蜂窩到多區段宏蜂窩等所有基站的需要。憑借可驅動各種基站產品的單軟件庫，開發人員將實現最高的研發效率以及最低的產品成本。

TCI6612 和 TCI6614 采用 40 納米工藝技術，可實現達 4.8GHz 的原始 DSP 處理能力以及每秒高達 153.6 個 16 位 GMAC 的性能，因此這兩款器件均是高性能 DSP 編程難題的低成本解決方案。TCI6612 和 TCI6614 均具有強大的浮點處理能力，可提供每秒高達 768 億次的浮點運算 (GFLOP) 性能，是業界功能最強大的浮點和定點 SoC。TCI6612 和 TCI6614 在同一內核上整合了定點與浮點兩種處理功能，可實現比獨立定點實施方案快 5 倍的速度。此外，復雜算法的開發及調試時間可從數月銳減到數天。TCI6612 集成 2 個 C66x DSP 核，而 TCI6614 則具有 4 個 C66x DSP 核，適用于較大的小型蜂窩基站設計。

TCI6612 和 TCI6614 集成了按 2 層存儲器系統排列的大型片上存儲器，其可最大限度地減少時延，提升系統性能。兩款器件中每個內核的 層1 (L1) 程序與器件上的數據存儲器容量均為 32KB。層 2(L2) 存儲器可在程序與總容量為 4,096KB(每個內核為 1,024KB)的數據空間之間共享。它們包含 2,048KB 的多核共享存儲器 (MSM)，可用作共享的 L2 SRAM 或共享的 L3 SRAM。專用多核共享存儲器控制器 (MSMC) 不但可防止內核間出現存儲器爭用，而且還可在核內與其它 IP 模塊之間判斷對共享存儲器的訪問。

TCI6612 與 TCI6614 具有高性能外設集，可為開發各種不同覆蓋范圍與容量的高健碩基站提供所需的一切。包括：

l I²C、SPI 以及 UART;

l 可為支持 GEN1 與 GEN2 提供 2 個通道的 PCI Express 端口;

l 12 個 64 位通用定時器(也可配置為 16 個 32 位定時器);

l 具有可編程中斷/事件生成模式的 32 位通用輸入/輸出 (GPIO) 端口;

l 針對硬件加速分派的 Multicore Navigator;

l 符合 RapidIO 2.1 規范的 4 通道串行 RapidIO® (SRIO)，支持每通道達 5Gbps 的工作速率;

l 64 位 DDR3 SDRAM 接口;

l 16 位外部存儲器接口 (EMIF)，可連接閃存(NAND 和 NOR)及異步 SRAM;

l 基于 SERDES 的第二代天線接口 (AIF2)，具有 6 個高速串行鏈路，每個鏈路支持高達 6.144Gbps 的工作速率，符合 OBSAI RP3 與 CPRI 標準。

為實現器件與網絡之間的高效率通信，TCI6612 和 TCI6614 包含了由以下組件構成的網絡協處理器：

l 2 個 10/100/1000 以太網媒體接入控制器 (EMAC)，可在 DSP 核處理器與核心網絡之間提供一個高效率接口;

l 管理數據輸入/輸出 (MDIO) 模塊(也是 EMAC 的組成部分)，用于不斷輪詢所有 32 個 MDIO 地址，以列舉系統中所有的 PHY 設備;

l 用于實現 L2 至 L4 功能分類的數據包協處理器，處理速率高達 1.5Gbps;

l 安全加速器模塊，能夠通過 IPSec、SRTP 以及 3GPP 無線接口安全協議對 1Gbps 以太網流量進行連線速度處理;

l 允許多個設備通過 SGMII 連接的嵌入式以太網交換機，無需板級以太網交換機。

TCI6612 和 TCI6614 高性能嵌入式處理器可執行無線基站應用常見的密集型信號處理功能，可提升整體系統性能，而且頻譜效率也較常規解碼技術高出 40%。

位速率協處理器提升頻譜效率

位速率協處理器 (BCP) 是一個多標準加速引擎，一旦啟用 BCP，便可接管無線信號鏈中所有的位速率處理工作，無需 DSP 核參與。BCP 內含調制器、解調器、交錯器/解交錯器、渦輪及卷積編碼、速率匹配器/速率解匹配器、分組碼解碼相關器以及 CRC 引擎。BCP 不但可為 MIMO 均衡消除干擾，而且還支持高性能 PUCCH 格式 2 解碼。它可接管大約 15GHz 的 CPU MIPS。這些技術與 TI 新一代 DSP C66x 內核強大的 MIMO 處理功能相結合，可為運營商與用戶等提供可兌現 4G 承諾的 SoC。

更快的協處理器可優化基站設計

自 2001 年以來，TI 已經提供了多種由可配置硬件加速器組成的無線電協處理功能，用于接管處理需求，提升整體系統性能。此外，TI 協處理器還可降低基站電源需求與消耗，以及電路板復雜性，從而可簡化新產品的設計、構建和部署。

隨著無線標準的演進和相關實施的標準化，TI 無線 SoC 的每一次演進都讓協處理功能更加豐富，這可幫助我們的客戶在實現更高性能基站解決方案的同時降低功耗與成本。TI 將 DSP 與 ARM 核同協處理器一起集成的 SoC 策略是實現無線基站 SoC 設計的最高效最經濟的方法，其將繼續保持市場領先解決方案的地位。TI 各種協處理器無需外部 FPGA 與 ASIC，便可實現 3G 與 4G 基站的高性能。