光纖傳輸技術在雷達信號記錄重演系統中的應用
加入技術交流群
2．2 FPGA硬件電路設計
FPGA硬件設計主要包括FPGA電源電路設計、配置加載電路設計、時鐘電路設計、光模塊電路選型和高速信號走線等。
對于高速串行收發器所在區域(Bank)的供電電源種類的區分比較細，具體包括數字電源(VCCP_B)、接收電源(VCCR_B)、發送電源(VCCT_B)、護圈電源(VCCG_B)、模擬電源(VCCA_B)。VCCP_B、VCCR_B、VCCT_B、VCCG_B、VCCA_B需要分別單獨接隔離良好的1．5 V，1．5 V，1．5 V，1．5 V和3．3 V的電源網絡，否則光模塊工作會不正常。
高速串行收發器所在每個Bank參考電阻管腳RREFB也必須要進行恰當的處理。每個RREFB管腳都要單獨串接一個標稱值為2 kΩ，允許偏差1％的電阻接地。
光模塊選廂了Agilent公司的HFCT-5944AL，這款芯片支持單模光纖，工作波長為1 300 nm，可支持的數據速率高達2．7 Cbit·s-1，具有良好的EMI性能。由于該芯片差分輸出信號的電平是PECL的，而后面FPGA的高速串行收發器的差分接收信號電平是PCML的，兩種接口標準的共模電壓不同，所以要采用AC耦合電路來完成兩種電平的轉換。
2．3 高速串行收發器使用配置
GXB模塊的使用比較方便，只要在QUARTUSII軟件的MegaWizard中調用ALGXB，設置好參數即可。需要配置的參數主要包括數據傳輸協議、數據率、輸入時鐘、通道寬度、鎖相環寬度設置、均衡器設置等。在本記錄重演系統中，傳輸協議選擇為Basic、數據率為2 400 Mbit·s-1，輸入時鐘為120 MHz，通道寬度為8位。
2．4 在記錄重演系統中的具體應用
光纖傳輸在本記錄重演系統中的應用框圖如圖4所示，記錄時信號流程如下：來自外部的I／Q數據、時序信號、狀態信息等數據源首先在其系統內完成信號的編碼，然后通過其系統內部的StratixGX芯片將上述數據源調制成高速串行數據流并通過光模塊實現信號的光電轉換和傳輸。經過光纖傳輸過來的外部信號經記錄重演系統內部的光模塊和StratixGX芯片完成信號的解碼，恢復出原始的I／Q數據、時序信號、狀態信息等。上述信號進入記錄重演數據控制接口模塊完成待記錄信號的編碼和數據復合，以滿足海量存貯器記錄數據格式的約定要求。重演時信號流程是上述流程。本文引用地址：http://www.104case.com/article/155074.htm
圖4中所示的記錄重演數據控制接口是記錄重演系統的核心，主要完成記錄／重演工作模式的轉換，實現記錄數據復合、重演數據的分解、數據緩存和數據塊標志檢索。
評論